JPH03165523A - 半導体装置の製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置特に超高速バイポーラトランジス
タの製法に関する。

〔発明の概要］ 本発明は、ベース取出し電極及びエミッタ取出し電極を
多結晶半導体膜で形成してなる半導体装置の製法におい
て、 半導体基体上に形成したベース取出し用の半導体膜をイ
オン注入により非晶質化した後固相成長し、次いで活性
領域に対応する上記半導体膜及び上記基体表面のイオン
注入部を選択的に除去し、活性領域にベース領域及びエ
ミッタ領域を形成することにより、ベース抵抗の低抵抗
化を図り且つ高信顛性のある超高速半導体装置の製造を
可能にしたものである。

〔従来の技術〕

従来、バイポーラトランジスタにおいて、ベース取出し
電極及びエミッタ取出し電極を多結晶シリコン膜で形成
し、エミッタ取出し用の多結晶シリコン膜からの不純物
拡散でセルファライン的にベース領域及びエミッタ領域
を形成して成る超高速バイポーラトランジスタが提案さ
れている。

第４図は、この超高速バイポーラトランジスタの製法例
を示す。第４図Ａに示すように第１導電形例えばｐ形の
シリコン基板（１）の−主面に第２導電形即ちｎ形のコ
レクタ埋込み領域（２）及びｐ形チャンネルストリップ
領域（３）を形成した後、ｎ形のエピタキシャル層（４
）を成長する。コレクタ埋込み領域（２）に達する高濃
度のｎ形コレクタ取出し領域（５）を形成し、このコレ
クタ取出し領域（５）及び爾後ベース領域、エミッタ領
域を形成するべき領域（４八）を除いて選択酸化による
フィールド絶縁膜（６）を形成する。次いで全面に薄い
ＳｉＯ□膜（７）を形成し、領域（４Ａ）に対応する部
分を開口した後、ＣＶＤ（化学気相成長）によりベース
取出し電極となる第１の多結晶シリコン膜（８）を形成
し、この多結晶シリコン膜（８）にｐ形不純物のボロン
をドープする。

しかる後第１のレジストマスク（９）を介してこのＰ。

多結晶シリコン膜（８）をパターニングする。

次に、第４図Ｂに示すようにパターニングしたｐ゛多結
晶シリコンＩｌ！　（８）を含む全面にＣＶＤ法により
ＳｉＯ□膜（１０）を被着形成した後、第２のレジスト
マスク（１１）を形成する。そして、このレジストマス
ク（１１）を介して真性ベース領域及びエミッタ領域を
形成すべき活性領域に対応する部分のＳｉＯ□膜（１０
）及びｐ゛多多結晶シリコ脱膜８）を選択的にエツチン
グ除去し、開口（１３）を形成すると共に、Ｐ゛多多結
晶シリコ脱膜８）からなるベース取出し電極（１２）を
形成する。

次に、第４図Ｃに示すように、この開口（１３）を通−
じてｐ形不純物のボロンをイオン注入し領域（４八）の
面に爾後形成する外部ベース領域と真性ベース領域とを
接続するためのリンクベース領域（１４）を形成する。

次いでＳｉＯ□膜をＣＶＤ法により被着形成した後、９
００°Ｃ程度の熱処理でＣＶＤ５ｉＯ□膜をデンシファ
イ（緻密化）する。このときの熱処理でＰ゛多多結晶シ
リコ脱膜ベース取出し電極（１２）からのボロン拡散で
一部外部ベース領域（１６）が形成される。その後、エ
ッチバックして開口（１３）に臨むベース取出し電極（
１２）の内壁にＳｉｎｇによるサイドウオール（１５）
を形成する。

次に、第４図りに示すようにサイドウオール（１５）で
規制された開口（１７）に第２の多結晶シリコン膜（１
８）をＣＶＤ法により形成し、多結晶シリコン膜（１８
）にｐ形不純物（例えばＢ又はＢＦｚ）をイオン注入し
アニールして活性領域にＰ形真性ベース領域（１９）を
形成し、続いてｎ形不純物（例えばヒ素）をイオン注入
しアニールしてｎ形エミッタ領域（２０）を形成する。

或は多結晶シリコン膜（１８）にＰ形不純物及びｎ形不
純物をイオン注入した後、同時にアニールしてｐ形真性
ベース領域（１９）及びｎ形エミッタ領域（２０）を形
成する。このベース及びエミッタ形成時のアニール処理
で同時にｐ゛゛結晶シリコンのベース取出し電極（１２
）からのボロン拡散で最終的に外部ベース領域（１６）
が形成される。なお、真性ベース領域（１９）はリンク
ベース領域（１４）より不純物濃度は大きい。しかる後
、コンタクトホールを形成し、メタル（例えばＡＩりに
よるベース電極（２１）、コレクタ電極（２２）及びエ
ミッタ電極（２３）を形成する。この様にして超高速バ
イポーラトランジスタ（２４）が構成される。

〔発明が解決しようとする課題］ ところで、上述のバイポーラトランジスタ（２４）では
その高速化のために、ベース抵抗Ｒ１を低下させる事が
望ましく、従って、その為にはベース取出し電極（１２
）を構成するＰ゛多多結晶シリコ脱膜８）のシート抵抗
ρ、が低い程良いことになる。ベース取出し電極（１２
）のシート抵抗ρ、を低減する方法として第４図Ｂの工
程で多結晶シリコン膜（８）をパターニングした後、多
結晶シリコン膜（８）中にシリコン（Ｓｉ”）をイオン
注入して非晶質化し、低温アニールで固相成長（いわゆ
るグレイン成長）させてシート抵抗ρ３を低減させる方
法がある。

この方法では、第５図に示すように多結晶シリコン膜（
８）と単結晶シリコン領域（４Ａ）との界面付近にＲ，
（濃度ピーク位置）がくる条件でＳｔ”をイオン注入す
るのが効果的であるが、このとき、領域（４Ａ）中へも
Ｓｉ”がイオン注入され、引き続き行うアニール処理で
領域（４Ａ）に残留欠陥が発生するという問題があった
。残留欠陥があると、その後のベース、エミッタ拡散で
の不純物異常拡散が生じ、ベース幅の不均一に基づく電
流増幅率ｈｒえのバラツキ、及び周波数特性ｆ７のバラ
ツキ、更にはエミッタ領域が局部的にベース領域を突抜
けてコレクタ領域に達しリーク電流が増大する等トラン
ジスタ特性に影響し、超高速パイポーラトランジス夕の
信頼性の低下、製造歩留の低下につながるものであった
。

本発明は、上述の点に鑑み、残留欠陥による悪影響を回
避し、且つベース抵抗の低抵抗化を可能にした半導体装
置即ち超高速バイポーラトランジスタの製法を提供する
ものである。

〔課題を解決するための手段〕

本発明は、半導体基体（１）上に形成したベース取出し
電極用の半導体膜（８）をイオン注入により非晶質化し
た後、アニール処理して固相成長し、次に活性領域に対
応する半導体膜（８）及び基体表面のイオン注入部を選
択的に除去し、活性領域にベース領域（１９）及びエミ
ッタ領域（２０）を形成する。

非晶質化するためのイオン注入物質としては、シリコン
半導体膜（８）の場合、Ｓｉ、　Ｇｅ等の中性元素を用
いることができる。

〔作用〕

ベース取出し電極用の半導体膜（８）にイオン注入して
半導体膜（８）特にその半導体基板（１）の界面近傍を
非晶質化した後、アニール処理して固相成長することに
より、半導体膜（８）の多結晶のグレインサイズが大き
くなり、半導体膜（８）によるベース取出し電極のシー
ト抵抗ρ、が低下し、結果としてベース抵抗Ｒ１を低下
させることができる。そして、固相成長後に、活性領域
に対応する半導体膜（８）と共にその下の基体表面のイ
オン注入部（即ち欠陥部）を選択的に除去してその活性
領域にベース領域（１９）及びエミッタ領域（２０）を
形成するので、活性領域における残留欠陥の発生が防止
される。従って残留欠陥による不純物異常拡散が防止さ
れ、リーク電流の発生、電流増幅率ｈＦＥｓ周波数特性
ｆ７のバラツキ等の半導体装置への悪影響が回避され、
半導体装置の製造歩留りの向上及び信頼性の向上が図れ
る。

〔実施例〕

以下、図面を参照して本発明による超高速バイポーラト
ランジスタの製法の実施例を説明する。

第１図は本発明の一実施例を示し、第４図と対応する部
分には同一符号を付して重複説明を省略する。本例にお
いては、第１図Ａに示すようにｐ形のシリコン基板（１
）にｎ形埋込み領域（２）、ｐ形チャンネルストップ領
域（３）、ｎ形コレクタ取出し領域（５）、フィールド
絶縁膜（６）で分離されたエピタキシャル層による領域
（４Ａ）を形成し、さらに表面に形成した薄い５ｉ０２
膜（７）の領域（４Ａ）に対応した部分を開口した後、
ベース取出し電極となる第１の多結晶シリコン膜（８）
をＣＶＤ法で形成する。そして、この多結晶シリコン膜
（８）に例えばシリコンイオン（Ｓｉ”）（３１）をそ
のＲＰ（ｉ１１度ピーク位置）が多結晶シリコン膜（８
）と単結晶シリコンの領域（４Ａ）との界面近傍に来る
ようにイオン注入しく例えばドーズ量〜１０　”　ｃｔ
ａ−”程度）、界面近傍を非晶質化する。

またこの多結晶シリコン膜（８）にｐ形不純物例えばボ
ロン（３２）をそのＲ２が多結晶シリコン膜（８）の膜
厚の１／２〜２／３程度の深さになるようにイオン注入
する。

次に、第１図Ｂに示すようにｐ゛多結晶シリコン膜（８
）を第１のレジストマスク（図示せず）を介してパター
ニングした後、７００°Ｃ以下、１〜２０時間例えば６
００°Ｃ１５〜６時間の低温アニール処理を施して領域
（４Ａ）のシリコンを種としてＰ゛多結晶シリコン膜（
８）を固相成長する。この固相成長でｐ１多結晶シリコ
ン膜（８）のグレインサイズが大きくなりシート抵抗ρ
、が低下する。

次に、第１図Ｃに示すように多結晶シリコン膜（８）上
を含む全面に絶縁膜例えばＣＶＤによるＳｉＯ□膜（１
０）を被着形成した後に、第２のレジストマスク（１１
）を形成する。

次に第１図りに示すように第２のレジストマスク（１１
）を介してベース領域及びエミッタ領域が形成されるべ
き活性領域に対応する部分のＳｉＯ□膜（１０）及びＰ
°多結晶シリコン膜（８）を例えばｔＥ（反応性イオン
エツチング）を用いて選択的にエツチング除去すると共
に、さらにその直下の領域（４Ａ）表面のイオン注入部
即ち非晶質化のためのＳｉ’（３１）をイオン注入した
ときに生じたイオン注入欠陥部を同時にエツチング除去
する。ここで、多結晶シリコンＢ’Ｊ、　（８）の膜厚
が例えば１５００人程度０場合には６０　ＫｅＶのエネ
ルギーでＳｔ’（３１）がイオン注入されるので領域（
４Ａ）表面のエツチングは８００人程０でよい。又、多
結晶シリコン膜（８）の膜厚が例えば１０００人程度０
場合には、４０　ＫｅＶのエネルギーでＳｉ”（３１）
がイオン注入されるので、領域（４Ａ）表面のエツチン
グは５００人程０でよい。この選択エツチングによりＰ
゛多多結晶シリコ成膜８）からなるベース取出し電極（
１２）が形成される。

次に、第１図Ｅに示すように、開口（１３）を通じてｐ
形不純物例えばボロンをイオン注入し、領域（４八）の
面に外部ベース領域と真性ベース領域とを接続するため
のｐ形すンクベース領域（１４）を形成する。次いで、
サイドウオール形成用として全面にＣＶＤ法によりＳｉ
Ｏ□膜を被着形成したのち、例えば９００°Ｃ程度の熱
処理でデンシファイ（緻密化）を行う。この熱処理時に
ｐ゛゛結晶シリコンのベース取出し電極（１２）からの
ボロン拡散で、一部外部ベース領域（１６）が形成され
る。しかる後、ＲＩＥを行って開口（１３）に臨む内壁
面にＳｉＯ□のサイドウオール（１５）を形成する。

次に、第１図Ｆに示すように、サイドウオール（１５）
で規制され・た開口（１７）にＣＶＤにより最終的に一
エミッタ取出し電極となる多結晶シリコン膜（１８）を
形成し、この多結晶シリコン膜（１８）にｐ形不純物例
えばボロンをイオン注入し８００°Ｃ〜９００°Ｃのア
ニールを行いボロンを拡散してベース領域（１９）を形
成し、続いて多結晶シリコン膜（１８）にｎｍｌ不純物
例えばヒ素をイオン注入し１．８００°Ｃ〜１０００℃
のアニールを行いヒ素を拡散してエミッタ領域（２０）
を形成する。このベース、エミッタ形成のアニール処理
で同時にベース取出し電極（１２）からボロンが拡散さ
れ、最終的な外部ベース領域（１６）が形成される。し
かる後、コンタクトホールを形成し、メタルによるベー
ス電極（２１）、コレクタ電極（２２）及びエミッタ電
極（２３）を形成する。

なお、ベース取出し電極（１２）を構成するｐ゛多多結
晶シリコ脱膜８）の抵抗をさらに下げるために多結晶シ
リコン膜（８）の固相成長の後、例えばサイドウオール
（１５）を形成した後に、例えば赤外ランプ光線等によ
る高温短時間（１０５０°Ｃ〜１１５０°Ｃ１数秒間）
のアニールを施して多結晶シリコン膜（８）中のボロン
の活性化率を上げるようになす。この様にして目的の超
高速バイポーラトランジスタ（３３）を得る。

上述の製法によれば、ベース取出し電極（１２）となる
Ｐ゛多多結晶シリコ成膜８）にシリコン（Ｓｉ”）　（
３１）をイオン注入して領域（１４Ａ）との界面近傍を
非晶質化して後、低温アニールで固相成長することによ
り、ｐ゛多多結晶シリコ脱膜８）のグレインサイズを大
きくし、シート抵抗ρ、の小さいベース取出し電極（１
２）を形成することができ、その結果、ベース抵抗Ｒ，
を低減できる。このベース取出し電極（１２）は膜厚１
０００人程度０薄くしてもシート抵抗ρ、が小さいので
、ベース取出し電極（１２）及びＳｉｎ、膜（ｌＯ）と
の合計の厚さが薄くなり、このためエミッタコンタクト
部での段差が小さくできエミッタ電極（１７）　（１８
）の段切れも回避できる。

一方策１図りの工程で第２のレジストマスク（１１）を
介してＲＩＥにより活性領域に対応する部分のＳｉ０ｇ
膜（１０）及び多結晶シリコン膜（８）を選択的にエツ
チング除去するときに、同時に領域（４Ａ）表面のイオ
ン注入欠陥部をもエツチング除去するので、活性領域表
面には残留欠陥が存在しなくなる。

従って、その後、同一の多結晶シリコン膜（１８）から
の不純物拡散でベース領域（１９）及びエミッタ領域（
２０）を形成する際に、不純物の異常拡散はなく、この
ためエミッタが局部的にベースを突抜けてコレクタに短
絡したり、ベース幅がばらついたりすることがなく、リ
ーク電流の発生、電流増幅率ｈＦ６周波数特性ｒア等の
バラツキもなくなる。

また、多結晶シリコン膜（８）の固相成長後に、高温短
時間アニールによって多結晶シリコン膜（８）中のボロ
ンの活性化率を向上することにより、さらに多結晶シリ
コン膜（８）のシート抵抗ρ、を低減することができる
。

このように本例ではベース取出し電極（１２）の低抵抗
化によるベース抵抗Ｒ６の低減と、残留欠陥及びそれに
基因する不純物異常拡散の発生防止とを両立させること
ができる。従って、より高速化された超高速バイポーラ
トランジスタを高信鯨性をもって、且つ歩留りよく製造
することが可能となる。

次に、超高速バイポーラトランジスタにおいて、ベース
抵抗Ｒ１を低下させる他の方法として、ベース取出し電
極を前述のｐ゛多結晶シリコン膜に代え多結晶シリコン
とシリサイドからなる所謂ポリサイド構造で形成する方
法が考えられる。シリサイド材料としては種々あるが、
高速旧−ＣＭＯ５への適用を考慮するとＭＯＳトランジ
スタのゲート材料として実績のあるタングステンシリサ
イド（ＷＳｉｘ）がプロセス互換性等の点から有利であ
る。

しかしながら、ＷＳｉｘ膜　ｐ　’多結晶シリコン構造
においては多結晶シリコン中のボロンが速やかにＷＳｉ
ｘ中に拡散するため、前述のｐ゛多結晶シリコン膜（８
）を単純にＷＳｉｘ膜　ｐ　”多結晶シリコン構造に変
更した場合、次のような問題点が生ずる。即ち、ＷＳｉ
ｘ膜　Ｐ　”多結晶シリコン構造のポリサイド膜を形成
した後、そのＰ゛多結晶シリコン膜からのボロン拡散で
シリコン領域にｐ゛外部ベース領域を形成するとき、Ｗ
Ｓｉｘ膜中へのボロヒン拡散でＰ。

多結晶シリコン膜中のボロン濃度が低下し、Ｐ゛多結晶
シリコン膜からシリコン領域中へのボロン拡散が抑制さ
れる。このため外部ベース領域中のポロン濃度が低下し
てＰ゛多結晶シリコン膜のシート抵抗ρ、の増大、ｐ゛
多結晶シリコン膜と外部ベース領域のコンタクト抵抗の
増大でベース抵抗Ｒｓが増大してしまう。

第２図は、この点を改善したポリサイドのベース取出し
電極構造を有する超高速バイポーラトランジスタの製法
例を示す。但し、同図はベース取出し電極、外部ベース
領域、真性ベース領域及びエミッタ領域の構成部分のみ
を示し、他の構成部は第１図と同様であるので省略する
。

本例においては、第２図Ａに示すように、シリコン基板
即ちｎ形エピタキシャル層による領域（４＾）上に多結
晶シリコン膜（４１）を被着形成し、Ｐ形不純物例えば
ボロン（４２）をイオン注入した後、第２図Ｂに示すよ
うにアニール処理してＰ°多結晶シリコン膜（４１）中
のボロンを拡散させて外部ベース領域となるＰ゛拡散層
（４６）を形成する。

その後、第２図Ｃに示すように、ｐ゛多結晶シリコン膜
（４１）上にＣＶＤ法によってＷＳｉｘ膜（４３）及び
Ｓｉ０ｇ膜（４４）を順次被着形成し、レジストマスク
（図示せず）を介して活性領域即ちベース領域及びエミ
ッタ領域を形成すべき部分の５ｉ０１膜（４４）、ＷＳ
ｉｘ膜（４３）、ｐ゛多結晶シリコン膜（４１）及びｐ
。

拡散層（４６）をＲＩＥ法により選択的にエツチング除
去して開口（４５）を形成する。このエツチングでＰ゛
多結晶シリコン膜（４１）及び−Ｓｉｘ膜（４３）の２
Ｎ構造によるベース取出し電極（１２）とｐ゛拡散層（
４６）による外部ベース領域（１６）が最終的に形成さ
れる。

次に、開口（４５）を通してボロンをイオン注入にＰ形
のリンクベース領域（１４）を形成した後、開口（４５
）の内側壁にＳｉＯ□によるサイドウオール（１５）を
形成し、さらにサイドウオール（１５）をで規制された
開口（１７）を含んで多結晶シリコン膜（１８）を形成
する。この多結晶シリコン膜（１８）に例えばボロンを
イオン注入し、アニールしてそのボロン拡散でｐ形の真
性ベース領域（１９）を形成し、続いて多結晶シリコン
１１９（１８）に例えばヒ素をイオン注入し、アニール
してそのヒ素拡散でｎ形のエミッタ領域（２０）を形成
し、第２図りに示す超高速バイポーラトランジスタ（４
７）を得る。

この製法によれば、予めｐ゛多結晶シリコン膜（４１）
からｎ影領域（４Ａ）中にボロンを拡散して外部ベース
領域となるｐ゛拡散層（４６）を形成した後、ｐ゛多結
晶シリコン膜（４１）上に−Ｓｉｘ膜（４３）を形成す
るので、ＷＳｉｘ膜（４３）の影響を受けずにｐ゛多結
晶シリコン膜（４１）からの十分なボロン拡散で高濃度
の外部ベース領域用のｐ゛拡散層（４６）が形成される
。即ち、従来のような−Ｓｉｘ膜の吸取り効果によるｐ
゛多結晶シリコン膜（４１）からのボロン拡散の抑制が
防止される。また、開口（４５）を形成するための５ｒ
Ｏｔ膜（４４）、ＷＳｉｘ膜（４３）及びｐ′″多結晶
シリコン膜（４１）の選択エツチング時、同時に開口（
４５）に対応する部分のｐ゛拡散層（４６）をエツチン
グ除去するので、ｐ゛拡散層（４６）が爾後のエミッタ
・ベース接合に影響を与えることがない。従って、外部
ベース領域（１６）のボロン濃度の低下、ｐ゛シリコン
膜４３）のシート抵抗の増大が回避され、結果としてベ
ース取出し電極（１２）をポリサイド膜で形成したこと
によるベース抵抗Ｒ３の低減を実現することができ、こ
の種の超高速バイポーラトランジスタのより高速化が可
能となる。

前述した超高速バイポーラトランジスタでは、ベース抵
抗Ｒｍを下げるためにベース取出し電極の多結晶シリコ
ンのシート抵抗ρ３を下げることが重要であり、そのた
めに多結晶シリコンのグレインサイズを大きくする必要
がある。この目的達成の為に多結晶シリコンにシリコン
イオン（Ｓ　ｉ　”　）をイオン注入し、アニール処理
してグレイン成長することが行なわれる。ところで、例
えば前述の第一４図りの構造の超高速バイポーラトラン
ジスタを作成するためには第４図Ｂ工程後にＳｉｎ、膜
（１０）及びｐ゛多結晶シリコン膜（８）を選択エツチ
ング加工する必要があるが、近年の加工寸法の微細化に
伴いこの加工をドライエツチングで行う必要がなる。こ
の場合、単結晶シリコンである領域（４Ａ）上のｐ゛多
結晶シリコン膜（８）をエツチング加工するので、−ｒ
的にエツチングの選択性が得られず領域（４Ａ）までエ
ツチングされる。このとき、Ｐ・多結晶シリコン膜（８
）のグレインサイズが大きいと領域（４Ａ）にグレイン
サイズが転写され、第６図に示すように大きな凹凸が生
じてしまう。この凹凸領域にベース領域（１９）及びエ
ミッタ領域（２０）を形成すると出来上がった接合が不
均一となり、即ちベース幅−Ｂ、、ＷＢｔ、ＷＢ、が不
均一となり、凹凸に基因するトランジスタ特性のバラツ
キ、高周波特性への影響が問題となる。

第３図はこの点を改善した超高速バイポーラトランジス
タの製法例を示す。但し、同図はベース取出し電極、外
部ベース領域、真性ベース領域及びエミッタ領域の構成
部分のみを示す。

本例においては、第３図Ａに示すようにシリコン基板即
ちｎ形エピタキシャル層による領域（４Ａ）上に５７５
°Ｃ以下の低温ＣＶＤ法により非晶質シリコン膜（５１
）を被着形成し、この非晶質シリコン膜（５１）にボロ
ン（Ｂ”）　（５２）をイオン注入し、さらにシリコン
（Ｓｉ”）（５３）をイオン注入して非晶質化する。

次に、第３図Ｂに示すように、ｐ゛非晶質シリコン膜（
５１）上ニＣＶ　Ｄ法によルＳｉＯ！膜（５４）を被着
形成した後に、レジストマスク（図示せず）を介してＲ
ＩＥ法により活性領域即ちベース領域及びエミッタ領域
を形成すべき部分の５ｉ０１膜（５４）及びＰ゛非晶質
シリコン膜（５１）を選択的にエツチング除去して開口
（５５）を形成し、同時にベース取出し電極（１２）を
形成する。このとき、領域（４Ａ）までエツチングされ
るが、非晶質状態の為に凹凸の転写は問題とならない。

次に、第３図Ｃに示すように低温アニール処理（例えば
６００°Ｃ１数時間）を行い、ｐ゛非晶質シリコン膜（
５１）を固相成長してグレインサイズの大きいＰ゛多結
晶シリコン膜（５６）とする。

次に、第３図りに示すように開口（５５）を通じてボロ
ンをイオン注入してＰ形のリンクベース領域（１４）を
形成した後、開口（５５）の内側壁にＳｉｎｇによるサ
イドウオール（１５）を形成し、さらにサイドウオール
（１５）による開口（１７）内に最終的にエミッタ取出
し電極となる多結晶シリコン膜（１８）を形成する。こ
の多結晶シリコン膜（１８）に例えばボロンをイオン注
入しアニールしてそのボロン拡散でｐ形真性ベース領域
（１９）を形成し、続いて多結晶シリコン膜（１８）に
例えばヒ素をイオン注入しアニールしてそのヒ素拡散で
ｎ形エミッタ領域を形成して超高速バイポーラトランジ
スタ（５７）を得る。

この製法によれば、ベース取出し電極（１２）となる多
結晶シリコン膜（５６）を、最初非晶質状態で形成し、
開口（５５）を形成した後固相成長させることにより、
ベース及びエミッタ形成部（即ち活性領域）に凹凸を形
成させることなく多結晶シリコン膜（５６）のグレイン
サイズを大きくし低抵抗化を図ることができる。そして
活性領域が凹凸とならないので、真性ベース領域（１９
）及びエミッタ領域（２０）の形成後のエミッターベー
ス接合は均一に形成される。従ってトランジスタ特性の
バラツキ、高周波特性への影響はなくなり、信頼性の高
い超高速バイポーラトランジスタを製造することができ
る。

〔発明の効果］ 本発明によれば、半導体基体上に形成したベース取出し
電極用の半導体膜を中性元素のイオン注入により非晶質
化した後に、アニール処理して固相成長し、次に活性領
域に対応する半導体膜及び基体表面のイオン注入部を選
択的に除去し、活性領域にベース領域及びエミッタ領域
を形成することにより、ベース取出し電極の低シート抵
抗化を図ることができ、その結果ベース抵抗を低減する
ことができると共に、活性領域での残留欠陥が解消され
てトランジスタ特性、周波特性等のバラツキを防止する
ことができる。従って、より高速化された超高速バイポ
ーラトランジスタを歩留り良（製造することができるも
のである。

【図面の簡単な説明】

第１図Ａ−Ｆは本発明に係る超高速バイポーラトランジ
スタの製法の一例を示す製造工程図、第２図Ａ−Ｄは超
高速バイポーラトランジスタの製法の他の例を示す製造
工程図、第３図Ａ−Ｄは超高速バイポーラトランジスタ
の製法のさらに他の例を示す製造工程図、第４図Ａ−Ｄ
は従来の超高速バイポーラトランジスタの製法例を示す
製造工程図、第５図及び第６図は夫々問題点の説明に供
するイオン注入濃度分布図及び超高速バイポーラトラン
ジスタの要部の断面図である。 （１）はシリコン基板、（４Ａ）はｎ影領域、（８）は
ｐ゛多結晶シリコン膜、（１０）はＳｉＯ□膜、（１１
）はレジストマスク、（１２）はベース取出し電極、（
１４）はＰ形すンクベース領域、（１６）はｐ１外部ベ
ース領域、（１８）はエミッタ取出し電極用の多結晶シ
リコン膜、（１９）は真性ベース領域、（２０）はエミ
ッタ領域である。

Claims (1)

1. 【特許請求の範囲】 半導体基板上に形成したベース取出し電極用の半導体膜
   をイオン注入により非晶質化した後固相成長し、 活性領域に対応する上記半導体膜及び上記基体表面のイ
   オン注入部を選択的に除去し、 上記活性領域にベース領域及びエミッタ領域を形成する
   ことを特徴とする半導体装置の製法。