JPH0316734U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案の好適な一実施例を示したブロ
ツク図、第２図は本考案の回路に入力される２種
類の信号を示した図、第３図乃至第５図は第２図
の入力信号に対して各ブロツクで出力されるタイ
ミング図である。 ２，２′……オアゲート（論理和回路）、３…
…第１の分周器、４……発振器、５……第２の分
周器、６……アンドゲート（論理積回路）。

Claims (1)

【実用新案登録請求の範囲】
1. 任意時間の間周期的に変化する矩形波もしくは
   任意時間の間ハイ、ローいずれか一方を保持して
   出力される信号を入力し、前記任意時間の間には
   周期的に変化する矩形波を出力し、任意時間の間
   以外にはハイ、ローいずれか一方に保持された信
   号を出力する回路であつて、少なくとも１つの発
   振器と、前記発振器が出力する矩形波を計数しか
   つ前記入力信号を入力し前記出力信号を出力する
   第１の分周器と、前記発振器が出力する矩形波を
   計数しかつ前記第１の分周器の出力信号を入力す
   る第２の分周器と、この第２の分周器の出力信号
   と前記発振器の矩形波信号との論理積をとる論理
   積回路と、この論理積回路の出力信号と前記第１
   の分周器に出力される入力信号との論理和をとる
   第１の論理和回路と、この入力信号とこの第１の
   分周器の出力信号との論理和をとる第２の論理和
   回路から構成されることを特徴とする信号変換回
   路。