JPH03167920A - クロック供給回路 - Google Patents
クロック供給回路Info
- Publication number
- JPH03167920A JPH03167920A JP1308214A JP30821489A JPH03167920A JP H03167920 A JPH03167920 A JP H03167920A JP 1308214 A JP1308214 A JP 1308214A JP 30821489 A JP30821489 A JP 30821489A JP H03167920 A JPH03167920 A JP H03167920A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- phase difference
- information
- clock signals
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 10
- 230000003111 delayed effect Effects 0.000 abstract 1
- 230000018109 developmental process Effects 0.000 description 6
- 239000000872 buffer Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体集積回路、特にマイクロプロセッサ及び
マイクロコントローラのクロツク供給回路に関するもの
である。
マイクロコントローラのクロツク供給回路に関するもの
である。
［従来の技術］
従来マイクロプロセッサ及びマイクロコントローラのク
ロック供給回路では、第２図に示すようにクロックの位
相を合わせる回路は使用されておらずタイミング調整回
路の遅延値の合わせ込みによって位相を合わせていた。
ロック供給回路では、第２図に示すようにクロックの位
相を合わせる回路は使用されておらずタイミング調整回
路の遅延値の合わせ込みによって位相を合わせていた。
〔発明が解決しようとする課題コ
従来のクロック供給回路では前記の様に構成されている
ため、複数のクロックを使用する場合にはその位相合わ
せの為のシミュレーションは膨大なものとなり、しがも
半導体集積回路を製造して解析するまでクロツクの位相
が設計通りに作り込まれたかＷＩ認できなかった。また
半導体集積回路の解析の結果位相がズレてぃた場合は、
解析結果より補正を掛けてシミュレーションを行いマス
ク修正をルて再度製造する必要があり、開発期間が延び
てしまいしがも開発費用が非常に多く掛がってしまうと
いう大きな問題点があった。
ため、複数のクロックを使用する場合にはその位相合わ
せの為のシミュレーションは膨大なものとなり、しがも
半導体集積回路を製造して解析するまでクロツクの位相
が設計通りに作り込まれたかＷＩ認できなかった。また
半導体集積回路の解析の結果位相がズレてぃた場合は、
解析結果より補正を掛けてシミュレーションを行いマス
ク修正をルて再度製造する必要があり、開発期間が延び
てしまいしがも開発費用が非常に多く掛がってしまうと
いう大きな問題点があった。
本発明は、ががる問題点を解決するためになされたもの
であり、クロツク信号の位相差を自動補正することによ
り、シミュレーションの負荷及び製造回数の低減が図れ
開発期間の短縮、開発費用の低減の図れるクロック供給
回路を提供する事を巨的とする。
であり、クロツク信号の位相差を自動補正することによ
り、シミュレーションの負荷及び製造回数の低減が図れ
開発期間の短縮、開発費用の低減の図れるクロック供給
回路を提供する事を巨的とする。
〔課題を解決するための手段］
本発明の クロツク供給回路は 基準クロック信号及び
前記基準クロック以外に複数のクロック信号を有するマ
イクロプロセッサ及びマイクロコントローラに於て、前
記基準クロック信号と他のクロック信号の位相差を検出
する位相差検出手段、前記位相差検出手段の情報を記憶
する記憶手段、前記位相差検出手段の情報より選択情報
を生成する選択手段、前記選択手段の選択情報より位相
調整を行う位相調整手段を有し 前記位相差検出手段の
情報をもとにクロックの位相差を自動補正することを特
徴とする。
前記基準クロック以外に複数のクロック信号を有するマ
イクロプロセッサ及びマイクロコントローラに於て、前
記基準クロック信号と他のクロック信号の位相差を検出
する位相差検出手段、前記位相差検出手段の情報を記憶
する記憶手段、前記位相差検出手段の情報より選択情報
を生成する選択手段、前記選択手段の選択情報より位相
調整を行う位相調整手段を有し 前記位相差検出手段の
情報をもとにクロックの位相差を自動補正することを特
徴とする。
［作用］
本発明におけるクロヅク供給回路は 複数のクロック信
号間の位相差を検出してその情報をフィ−ドバックし
クロック信号の遅延値を調整する事により位相の合った
クロック信号を得るものであ る。
号間の位相差を検出してその情報をフィ−ドバックし
クロック信号の遅延値を調整する事により位相の合った
クロック信号を得るものであ る。
［実施例］
第１図は本発明の一実施例で 図中基準クロヅク入力信
号ＣＫＯはタイミング整合回路１０１へ入力され位相調
整回路１１３、 １２３、 １３３に見合った遅延値を
与えられ基準クロック信号駆動バッファ１０２へ入力さ
れる。
号ＣＫＯはタイミング整合回路１０１へ入力され位相調
整回路１１３、 １２３、 １３３に見合った遅延値を
与えられ基準クロック信号駆動バッファ１０２へ入力さ
れる。
初期状態では記憶回路１１６へ初期設定されている状態
に従って選択回路１１７は選択信号を出力し位相調整回
路を制御する。同様に位相調整回路１２３、 １３３も
初期設定されクロツク信号駆動バッファ１１４、１２４
、１３４よりクロック信号ＴＩ， Ｔ２， Ｔとし
て出力される。
に従って選択回路１１７は選択信号を出力し位相調整回
路を制御する。同様に位相調整回路１２３、 １３３も
初期設定されクロツク信号駆動バッファ１１４、１２４
、１３４よりクロック信号ＴＩ， Ｔ２， Ｔとし
て出力される。
クロック信号ＴｏとＴｌ−７３の間に位相差が検出奈れ
ると位相差検出回路１１５、１２５、１３５は位相差情
報を出力し、前記位相差情報は記憶回路１１６、１２６
、１３６に記憶される。
ると位相差検出回路１１５、１２５、１３５は位相差情
報を出力し、前記位相差情報は記憶回路１１６、１２６
、１３６に記憶される。
前記位相差情報は必要に応じて書き換えられる。
前記位相情報は記憶回路１１６、１２６、１３６を経由
して即座に選択回路に伝えられ位相調整回路を制御する
。
して即座に選択回路に伝えられ位相調整回路を制御する
。
Ｔｏより位相が遅れている場合は位相調整回路の遅延値
を小さくするように制御することで位相を進めることが
できる。
を小さくするように制御することで位相を進めることが
できる。
又、ＴＯより位相が進んでいる場合には位相調整回路の
遅延値が大きくなるように制御して位相を遅らせて位相
合わせをすることができる。
遅延値が大きくなるように制御して位相を遅らせて位相
合わせをすることができる。
本実施例では、基準クロック信号一つに対しクロック信
号三つの場合を説明したがクロツク信号が幾つであって
も同様である。
号三つの場合を説明したがクロツク信号が幾つであって
も同様である。
［発明の効果］
以上のように本発明によれば、クロック信号の位相差を
自動補正することができ、シミュレーションの負荷及び
製造回数の低減が図れ開発期間の短縮、開発費用の大幅
な低減の図れる。
自動補正することができ、シミュレーションの負荷及び
製造回数の低減が図れ開発期間の短縮、開発費用の大幅
な低減の図れる。
しかも製造バラッキ及び経年変化によるバラッキに対し
ても位相調整が行え半導体集積回路の安定動作が保証出
来るという大きな効果が得られる。
ても位相調整が行え半導体集積回路の安定動作が保証出
来るという大きな効果が得られる。
第１図は本発明の実施例を示すブロック図、第２図は従
来例のブロック図である。 図において、 １０１はタイミング整合回路、 １０２
・１１４・１２４・１３４はクロック信号駆動バッファ
回路、 １１３・１２３・１３３は位相調整回路、 １
１５・１２５・１３５は位相差検出回路、 １１６・１
２６・１３６は記憶回路、 １１７・１２７・１３７は
選択回路、 １・１１・２１・３１はタイミング整合回
路、２・１２・２２・３２はクロック駆動バッファ、Ｃ
ＫＯ−ＣＫ３は入カクロック信号、ＴＯ〜Ｔ３はクロッ
ク信号である。 以上
来例のブロック図である。 図において、 １０１はタイミング整合回路、 １０２
・１１４・１２４・１３４はクロック信号駆動バッファ
回路、 １１３・１２３・１３３は位相調整回路、 １
１５・１２５・１３５は位相差検出回路、 １１６・１
２６・１３６は記憶回路、 １１７・１２７・１３７は
選択回路、 １・１１・２１・３１はタイミング整合回
路、２・１２・２２・３２はクロック駆動バッファ、Ｃ
ＫＯ−ＣＫ３は入カクロック信号、ＴＯ〜Ｔ３はクロッ
ク信号である。 以上
Claims (1)
- 基準クロック信号及び前記基準クロック以外に複数のク
ロック信号を有するマイクロプロセッサ及びマイクロコ
ントローラに於て、前記基準クロック信号と他のクロッ
ク信号の位相差を検出する位相差検出手段、前記位相差
検出手段の情報を記憶する記憶手段、前記位相差検出手
段の情報より選択情報を生成する選択手段、前記選択手
段の選択情報より位相調整を行う位相調整手段を有し前
記位相差検出手段の情報をもとにクロックの位相差を自
動補正することを特徴とするクロック供給回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1308214A JPH03167920A (ja) | 1989-11-28 | 1989-11-28 | クロック供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1308214A JPH03167920A (ja) | 1989-11-28 | 1989-11-28 | クロック供給回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03167920A true JPH03167920A (ja) | 1991-07-19 |
Family
ID=17978293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1308214A Pending JPH03167920A (ja) | 1989-11-28 | 1989-11-28 | クロック供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03167920A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102845A (ja) * | 1991-10-07 | 1993-04-23 | Nec Corp | スキユー調整回路 |
| JP2011198466A (ja) * | 2011-06-10 | 2011-10-06 | Panasonic Corp | 半導体記憶装置 |
-
1989
- 1989-11-28 JP JP1308214A patent/JPH03167920A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102845A (ja) * | 1991-10-07 | 1993-04-23 | Nec Corp | スキユー調整回路 |
| JP2011198466A (ja) * | 2011-06-10 | 2011-10-06 | Panasonic Corp | 半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6801472B2 (en) | RDLL circuit for area reduction | |
| KR100868014B1 (ko) | 듀티 사이클 보정 회로 및 그 제어 방법 | |
| KR100722775B1 (ko) | 반도체 장치의 지연동기루프 회로 및 지연동기루프제어방법 | |
| US20100027368A1 (en) | Read command triggered synchronization circuitry | |
| US6959062B1 (en) | Variable delay line | |
| US10217497B2 (en) | Delay locked loop circuit and method of controlling same | |
| US11302380B2 (en) | Memory controller device and phase calibration method | |
| US20060268655A1 (en) | Method and system for improved efficiency of synchronous mirror delays and delay locked loops | |
| US7755401B2 (en) | Semiconductor device including DLL circuit, and data processing system | |
| JPH03167920A (ja) | クロック供給回路 | |
| US6927612B2 (en) | Current starved DAC-controlled delay locked loop | |
| JP3479389B2 (ja) | データ処理システム及び半導体集積回路 | |
| US20080089166A1 (en) | Output control signal generating circuit | |
| JP2000235791A (ja) | クロック同期遅延制御回路 | |
| US20040051569A1 (en) | Register controlled delay locked loop | |
| CN113114228A (zh) | 时钟信号生成装置及方法 | |
| US10181353B2 (en) | Memory control circuit and method thereof | |
| US10796739B2 (en) | Semiconductor device | |
| US7423466B2 (en) | Apparatus for enabling duty cycle locking at the rising/falling edge of the clock | |
| JP2001331365A (ja) | メモリコントローラ及びシステム | |
| US7109773B2 (en) | Flexible blender | |
| US6879541B2 (en) | Integrated circuit with improved output control signal and method for generating improved output control signal | |
| JPH0567394A (ja) | 半導体記憶装置 | |
| JPH0329420A (ja) | ダイナミック方式プログラマブルロジックアレイ | |
| JPH03121612A (ja) | 入力パルスコントロール回路 |