JPH0316807B2 - - Google Patents
Info
- Publication number
- JPH0316807B2 JPH0316807B2 JP57126380A JP12638082A JPH0316807B2 JP H0316807 B2 JPH0316807 B2 JP H0316807B2 JP 57126380 A JP57126380 A JP 57126380A JP 12638082 A JP12638082 A JP 12638082A JP H0316807 B2 JPH0316807 B2 JP H0316807B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- circuit
- oscillation
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は入力信号の位相に一致した出力信号を
出力する発振出力装置に関するものである。
出力する発振出力装置に関するものである。
本発明は、特に入力信号にバースト信号である
時に特にその効果を発揮するもので、さらに、具
体回路を集積回路で構成するのに適した回路装置
を提供するものである。
時に特にその効果を発揮するもので、さらに、具
体回路を集積回路で構成するのに適した回路装置
を提供するものである。
以下、本発明を図示の実施例に基いて説明す
る。
る。
第１図は本発明を説明するための要部ブロツク
図である。第１図において、１は入力信号を供給
する入力端子、２は出力信号を取出す出力端子、
４は発振回路、５および６はそれぞれ同じ構成の
位相比較回路、７は移相回路である。
図である。第１図において、１は入力信号を供給
する入力端子、２は出力信号を取出す出力端子、
４は発振回路、５および６はそれぞれ同じ構成の
位相比較回路、７は移相回路である。
発振回路４は２つ以上の互いに位相の異なる出
力信号を出力し、それぞれを位相比較回路５，６
および移相回路７に供給している。ここでは説明
を簡単にするため、発振回路４の出力信号は２つ
とし、その依相はそれぞれ0゜と90゜とする。また、
発振周波数は入力端子１に供給される入力信号の
周波数と一致しているか、または非常に極似して
いるとする。その誤差は本発明が用いられるシス
テムや設計仕様等によつて異なるが、たとえば
10-2以下程度である。位相0゜の信号は位相比較回
路５に供給されれ、位相90゜の信号は位相比較回
路６に供給される。
力信号を出力し、それぞれを位相比較回路５，６
および移相回路７に供給している。ここでは説明
を簡単にするため、発振回路４の出力信号は２つ
とし、その依相はそれぞれ0゜と90゜とする。また、
発振周波数は入力端子１に供給される入力信号の
周波数と一致しているか、または非常に極似して
いるとする。その誤差は本発明が用いられるシス
テムや設計仕様等によつて異なるが、たとえば
10-2以下程度である。位相0゜の信号は位相比較回
路５に供給されれ、位相90゜の信号は位相比較回
路６に供給される。
一方、入力端子１に供給される入力信号は単一
の周波数成分を有する時間的に連続した正弦波信
号とし、これが位相比較回路５および６に供給さ
れる。位相比較回路５は入力信号と位相0゜の信号
の位相を、位相比較回路６は入力信号と位相90゜
の信号の位相を各々比較し、各々の２つの信号の
位相差に応じた制御信号を出力する。
の周波数成分を有する時間的に連続した正弦波信
号とし、これが位相比較回路５および６に供給さ
れる。位相比較回路５は入力信号と位相0゜の信号
の位相を、位相比較回路６は入力信号と位相90゜
の信号の位相を各々比較し、各々の２つの信号の
位相差に応じた制御信号を出力する。
移相回路７には発振回路４から0゜および90゜の
位相を有する２つの信号が供給されており、位相
比較回路５および６からの制御信号に応じて、位
相0゜の信号と位相90゜の信号または、それらの反
転信号、すなわち180゜の信号と位相270゜の信号の
混合比を変えて、ある位相、たとえば、入力信号
と同一の位相の正弦波信号を出力端子２に出力す
る。この動作を第２図と共にさらに詳細に説明す
る。なお、位相比較回路５，６は周知の回路によ
つて構成し得るもので、具体回路図は省略する。
位相を有する２つの信号が供給されており、位相
比較回路５および６からの制御信号に応じて、位
相0゜の信号と位相90゜の信号または、それらの反
転信号、すなわち180゜の信号と位相270゜の信号の
混合比を変えて、ある位相、たとえば、入力信号
と同一の位相の正弦波信号を出力端子２に出力す
る。この動作を第２図と共にさらに詳細に説明す
る。なお、位相比較回路５，６は周知の回路によ
つて構成し得るもので、具体回路図は省略する。
第２図は、移相回路７の動作を説明するための
電気ベクトル図である。同図において、２０は入
力信号を示すベクトル、２１は発振回路４の出力
信号のうち位相0゜の信号を示すベクトル、２２は
同じく位相90゜の信号を示すベクトル、２３はベ
クトル２１に対応する信号が位相比較回路５の出
力の制御信号によつて制御を受けて得られる信号
を示すベクトル、２４はベクトル２２に対応する
信号が位相比較回路６の出力の制御信号によつて
制御を受けて得られる信号を示すベクトル２５は
ベクトル２３とベクトル２４を合成して得られる
ベクトルで、出力端子２に得られる出力信号のベ
クトルを示す。移相回路７は、発振回路４からの
位相0゜と位相90゜の２つの信号すなわちベクトル
２１とベクトル２２に対応する信号を受けて、位
相比較回路５および６からの２つの制御信号によ
つて各々ベクトル２３およびベクトル２４に対応
する信号に変換し、さらにベクトル２０に対応す
る信号に合成するものである。
電気ベクトル図である。同図において、２０は入
力信号を示すベクトル、２１は発振回路４の出力
信号のうち位相0゜の信号を示すベクトル、２２は
同じく位相90゜の信号を示すベクトル、２３はベ
クトル２１に対応する信号が位相比較回路５の出
力の制御信号によつて制御を受けて得られる信号
を示すベクトル、２４はベクトル２２に対応する
信号が位相比較回路６の出力の制御信号によつて
制御を受けて得られる信号を示すベクトル２５は
ベクトル２３とベクトル２４を合成して得られる
ベクトルで、出力端子２に得られる出力信号のベ
クトルを示す。移相回路７は、発振回路４からの
位相0゜と位相90゜の２つの信号すなわちベクトル
２１とベクトル２２に対応する信号を受けて、位
相比較回路５および６からの２つの制御信号によ
つて各々ベクトル２３およびベクトル２４に対応
する信号に変換し、さらにベクトル２０に対応す
る信号に合成するものである。
この移相回路７の具体的な回路の一実施例を第
３図に示す。同図において、３１〜４２はトラン
ジスタ、５１〜５４，５６〜５９は信号の入力端
子、６０は出力端子、６１，６２はエミツタ抵
抗、６３は負荷抵抗、６５は直流電源の供給端子
である。トランジスタ３１と３２，３３と３４，
３５と３６，３７と３８，３９と４０，４１と４
２は各々エミツタ結合された差動増幅器を形成し
ている。これらの差動増幅器は、安定性、利得の
調整などのために必要に応じてエミツタ抵抗を介
してエミツタ結合されることが可能であるが、図
では省略している。また、トランジスタ３１〜４
２のベースには、周知の回路によつて直流バイア
ス電圧が印加されるが、図では省略している。
３図に示す。同図において、３１〜４２はトラン
ジスタ、５１〜５４，５６〜５９は信号の入力端
子、６０は出力端子、６１，６２はエミツタ抵
抗、６３は負荷抵抗、６５は直流電源の供給端子
である。トランジスタ３１と３２，３３と３４，
３５と３６，３７と３８，３９と４０，４１と４
２は各々エミツタ結合された差動増幅器を形成し
ている。これらの差動増幅器は、安定性、利得の
調整などのために必要に応じてエミツタ抵抗を介
してエミツタ結合されることが可能であるが、図
では省略している。また、トランジスタ３１〜４
２のベースには、周知の回路によつて直流バイア
ス電圧が印加されるが、図では省略している。
入力端子５１および５３には第２図におけるベ
クトル２１およびベクトル２２に対応する信号す
なわち第１図における発振回路４からの位相0゜の
信号および位相90゜の信号が供給され、各々は、
トランジスタ３１および３２のベースに伝達され
る。入力端子５２および５４には第１図における
発振回路４から位相180゜の信号および位相270゜の
信号が供給され、各々はトランジスタ３２および
３４のベースに伝達される。トランジスタ３１と
３２，３３と３４は共通のエミツタ抵抗６１，６
２を有する差動増幅器を形成しているから、差動
増幅器の動作原理から、入力端子５２および５４
の入力信号は固定の直流電圧でも同じ動作とな
る。いずれにしても、以上のような信号が入力端
子５１〜５４に供給されると、トランジスタ３１
〜３４のコレクタには、位相が0゜，180゜，90゜，
270゜の信号電流が流れ、これらは、トランジスタ
３５と３６，３７と３８，３９と４０，４１と４
２のエミツタに各々供給される。
クトル２１およびベクトル２２に対応する信号す
なわち第１図における発振回路４からの位相0゜の
信号および位相90゜の信号が供給され、各々は、
トランジスタ３１および３２のベースに伝達され
る。入力端子５２および５４には第１図における
発振回路４から位相180゜の信号および位相270゜の
信号が供給され、各々はトランジスタ３２および
３４のベースに伝達される。トランジスタ３１と
３２，３３と３４は共通のエミツタ抵抗６１，６
２を有する差動増幅器を形成しているから、差動
増幅器の動作原理から、入力端子５２および５４
の入力信号は固定の直流電圧でも同じ動作とな
る。いずれにしても、以上のような信号が入力端
子５１〜５４に供給されると、トランジスタ３１
〜３４のコレクタには、位相が0゜，180゜，90゜，
270゜の信号電流が流れ、これらは、トランジスタ
３５と３６，３７と３８，３９と４０，４１と４
２のエミツタに各々供給される。
入力端子５６と５７には第１図の位相比較回路
５からの制御信号が、入力端子５８と５９には第
１図の位相比較回路６からの制御信号が各々供給
される。入力端子５６に供給される電圧が入力端
子５７のそれより高いと、トランジスタ３１のコ
レクタ電流の半分以上がトランジスタ３５に流れ
る。また、トランジスタ３２のコレクタ電流の半
分以上がトランジスタ３８に流れ、この電流は負
荷抵抗６３に伝送されて、出力端子６０には位相
180゜の出力信号が現われる。この出力信号が第２
図のベクトル２３に対応した信号である。したが
つて、入力端子５６と５７の入力電圧に応じて出
力信号を示すベクトル２３の大きさが変化し、そ
の大小関係によつて位相0゜の信号がまたは位相
180゜の信号を示すベクトルとなる。
５からの制御信号が、入力端子５８と５９には第
１図の位相比較回路６からの制御信号が各々供給
される。入力端子５６に供給される電圧が入力端
子５７のそれより高いと、トランジスタ３１のコ
レクタ電流の半分以上がトランジスタ３５に流れ
る。また、トランジスタ３２のコレクタ電流の半
分以上がトランジスタ３８に流れ、この電流は負
荷抵抗６３に伝送されて、出力端子６０には位相
180゜の出力信号が現われる。この出力信号が第２
図のベクトル２３に対応した信号である。したが
つて、入力端子５６と５７の入力電圧に応じて出
力信号を示すベクトル２３の大きさが変化し、そ
の大小関係によつて位相0゜の信号がまたは位相
180゜の信号を示すベクトルとなる。
全く同様にして、入力端子５８と５９に供給さ
れる電圧の大きさとその大小関係によつて、第２
図に示すベクトル２４に対応した出力信号が出力
端子６０に現われる。入力端子５７と５９には、
トランジスタ３５と３６，３７と３８，３９と４
０，４１と４２が差動増幅器を形成していること
から、固定の直流電圧でも同じ動作となる。負荷
抵抗６３は、トランジスタ３６，３８，４０，４
２の負荷であるため、これらのトランジスタの出
力は加算・合成されて、第２図のベクトル２５に
対応する出力信号が出力端子６０に得られる。
れる電圧の大きさとその大小関係によつて、第２
図に示すベクトル２４に対応した出力信号が出力
端子６０に現われる。入力端子５７と５９には、
トランジスタ３５と３６，３７と３８，３９と４
０，４１と４２が差動増幅器を形成していること
から、固定の直流電圧でも同じ動作となる。負荷
抵抗６３は、トランジスタ３６，３８，４０，４
２の負荷であるため、これらのトランジスタの出
力は加算・合成されて、第２図のベクトル２５に
対応する出力信号が出力端子６０に得られる。
位相比較回路５および６は、各々、入力端子１
より供給される入力信号の位相と位相0゜と（また
は180゜）および位相90゜（または270゜）の信号の位
相とを比較して、その位相差に関連した信号たと
えば比例した電圧を発生するもので、これは周知
の技術で構成し得る。また、その出力は一つでも
良いし、適当な差動増幅器を用いることにより得
られる一対のものであつても良い。
より供給される入力信号の位相と位相0゜と（また
は180゜）および位相90゜（または270゜）の信号の位
相とを比較して、その位相差に関連した信号たと
えば比例した電圧を発生するもので、これは周知
の技術で構成し得る。また、その出力は一つでも
良いし、適当な差動増幅器を用いることにより得
られる一対のものであつても良い。
第４図は本発明の一実施例を示す要部ブロツク
図である。第１図と同一の機能を有するものは同
一の符号を付している。第４図において、８およ
び９は、本発明において特に重要なサンプルホー
ルド回路で、ホールドすべき信号は各々位相比較
回路５および６より供給され、その出力は移相回
路７に結合される。３はサンプルホールドすべき
期間を決定するサンプリングパルスの入力端子
で、サンプルホールド回路８および９に接続され
ている。第５図は、第４図の動作を説明するため
の主要部の信号波形を示す波形図であつて、横軸
は時間を示す。
図である。第１図と同一の機能を有するものは同
一の符号を付している。第４図において、８およ
び９は、本発明において特に重要なサンプルホー
ルド回路で、ホールドすべき信号は各々位相比較
回路５および６より供給され、その出力は移相回
路７に結合される。３はサンプルホールドすべき
期間を決定するサンプリングパルスの入力端子
で、サンプルホールド回路８および９に接続され
ている。第５図は、第４図の動作を説明するため
の主要部の信号波形を示す波形図であつて、横軸
は時間を示す。
以下、第５図とともに第４図を詳細に説明す
る。
る。
第５図ａは、第４図の入力端子１に供給される
入力信号を示す図である。入力信号は、第５図ｂ
に示すような単一周波数を有する正弦波信号か
ら、時刻t1から時刻t2の期間のみ抜取つたもの
で、いわゆるバースト信号である。第５図ｃは発
振回路４からの出力信号を示す図であつて、たと
えば、位相0゜の信号を示す。第５図ｄは入力端子
３に供給されるサンプリングパルスを示す図であ
る。第４図において、位相比較回路５に、入力端
子１より第５図ａおよび発振回路４より第５図ｃ
に示す信号が供給され、これらは位相比較され
て、その位相差に応じた信号が位相比較回路５よ
り出力されてサンプルホールド回路８に伝送され
る。サンプルホールド回路８には、入力端子３に
は第５図ｄに示すサンプリングパルスが供給され
るので、サンプルホールド回路８は時刻t1からt2
の期間のみ位相比較回路５からの信号を移相回路
７に伝送する。さらに時刻t2以後は、時刻t2の時
の値を維持して移相回路７に伝送する。位相比較
回路５は、その二つの入力信号の位相差に応じた
制御信号を発生するのに要する時間が時刻t1から
t2の期間に比べて短かくなるよう設計されている
ので、時刻t2におけるサンプルホールド回路８の
ホールドされた制御信号は、移相回路７の出力に
おいて所望の信号が出力されるに十分な値を持つ
ている。全く同様にして位相比較回路６、サンプ
ルホールド回路９も動作をするが、この系統は発
振回路４の出力のうち位相90゜の信号について、
移相回路７を制御する。移相回路７は、第１図の
移相回路７と全く同じ機能を有し、その動作も全
く同じであるので、その出力端子２には、第５図
ａすなわち第５図ｂが有する位相に等しい信号が
得られる。
入力信号を示す図である。入力信号は、第５図ｂ
に示すような単一周波数を有する正弦波信号か
ら、時刻t1から時刻t2の期間のみ抜取つたもの
で、いわゆるバースト信号である。第５図ｃは発
振回路４からの出力信号を示す図であつて、たと
えば、位相0゜の信号を示す。第５図ｄは入力端子
３に供給されるサンプリングパルスを示す図であ
る。第４図において、位相比較回路５に、入力端
子１より第５図ａおよび発振回路４より第５図ｃ
に示す信号が供給され、これらは位相比較され
て、その位相差に応じた信号が位相比較回路５よ
り出力されてサンプルホールド回路８に伝送され
る。サンプルホールド回路８には、入力端子３に
は第５図ｄに示すサンプリングパルスが供給され
るので、サンプルホールド回路８は時刻t1からt2
の期間のみ位相比較回路５からの信号を移相回路
７に伝送する。さらに時刻t2以後は、時刻t2の時
の値を維持して移相回路７に伝送する。位相比較
回路５は、その二つの入力信号の位相差に応じた
制御信号を発生するのに要する時間が時刻t1から
t2の期間に比べて短かくなるよう設計されている
ので、時刻t2におけるサンプルホールド回路８の
ホールドされた制御信号は、移相回路７の出力に
おいて所望の信号が出力されるに十分な値を持つ
ている。全く同様にして位相比較回路６、サンプ
ルホールド回路９も動作をするが、この系統は発
振回路４の出力のうち位相90゜の信号について、
移相回路７を制御する。移相回路７は、第１図の
移相回路７と全く同じ機能を有し、その動作も全
く同じであるので、その出力端子２には、第５図
ａすなわち第５図ｂが有する位相に等しい信号が
得られる。
以上のように、本発明によれば、比較的簡単な
回路構成で、バースト状の入力信号に位相同期し
た安定な発振出力が得られる。特に、多くのコン
デンサやコイルなどの部品を使わずに移相回路が
構成されているため、ピン数に制限がある集積回
路に最適の回路装置を提供するものである。
回路構成で、バースト状の入力信号に位相同期し
た安定な発振出力が得られる。特に、多くのコン
デンサやコイルなどの部品を使わずに移相回路が
構成されているため、ピン数に制限がある集積回
路に最適の回路装置を提供するものである。
第１図は本発明を説明するための発振出力装置
の要部ブロツク図、第２図は同装置の移相回路の
動作を説明するための電気ベクトル図、第３図は
同移相回路の結線図、第４図は本発明の一実施例
の要部ブロツク図、第５図ａ，ｂ，ｃ，ｄは第４
図における各部の信号波形図である。 １……入力端子、２……出力端子、４……発振
回路、５，６……位相比較回路、７……移相回
路、８，９……サンプルホールド回路、３１〜４
２……トランジスタ、６１，６２…抵抗、６３…
…負荷抵抗。
の要部ブロツク図、第２図は同装置の移相回路の
動作を説明するための電気ベクトル図、第３図は
同移相回路の結線図、第４図は本発明の一実施例
の要部ブロツク図、第５図ａ，ｂ，ｃ，ｄは第４
図における各部の信号波形図である。 １……入力端子、２……出力端子、４……発振
回路、５，６……位相比較回路、７……移相回
路、８，９……サンプルホールド回路、３１〜４
２……トランジスタ、６１，６２…抵抗、６３…
…負荷抵抗。
Claims (1)
- 【特許請求の範囲】 １ 発振回路と前記発振回路の２つ以上の互いに
異なる位相を有する発振出力と外部から供給され
るバースト状の入力信号とを各々入力とする２つ
以上の位相比較回路と、外部から供給されるサン
プリングパルスと前記２つ以上の位相比較回路の
出力を各々入力とする２つ以上のサンプルホール
ド回路と、前記発振回路の２つ以上の互いに異な
る位相を有する発振出力を前記２つ以上のサンプ
ルホールド回路の出力によつて制御する移相回路
とを有することを特徴とする発振出力装置。 ２ 移相回路は、２組以上の２重平衡形差動増幅
器と共通の出力負荷抵抗を含めて構成されている
ことを特徴とする特許請求の範囲第１項記載の発
振出力装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57126380A JPS5916428A (ja) | 1982-07-19 | 1982-07-19 | 発振出力装置 |
| GB08319479A GB2126856B (en) | 1982-07-19 | 1983-07-19 | Sampling clock reproducing circuit |
| US06/515,256 US4638358A (en) | 1982-07-19 | 1983-07-19 | Sampling clock reproducing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57126380A JPS5916428A (ja) | 1982-07-19 | 1982-07-19 | 発振出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5916428A JPS5916428A (ja) | 1984-01-27 |
| JPH0316807B2 true JPH0316807B2 (ja) | 1991-03-06 |
Family
ID=14933718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57126380A Granted JPS5916428A (ja) | 1982-07-19 | 1982-07-19 | 発振出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5916428A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61161092A (ja) * | 1985-01-08 | 1986-07-21 | Matsushita Electric Ind Co Ltd | デイジタルテレビジヨン受像機 |
| JPH07106165B2 (ja) * | 1992-02-19 | 1995-11-15 | サンワサプライ株式会社 | 組立机 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5133965A (ja) * | 1974-09-18 | 1976-03-23 | Matsushita Electric Industrial Co Ltd |
-
1982
- 1982-07-19 JP JP57126380A patent/JPS5916428A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5916428A (ja) | 1984-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495470A (en) | Offset balancing method and apparatus for a DC amplifier | |
| EP1146643B1 (en) | Phase shifter for use in a quadrature clock generator | |
| KR0146287B1 (ko) | 단안정 멀티 바이브레이터 | |
| EP0534638B1 (en) | Low jitter clock phase adjust system | |
| JPS59218036A (ja) | 位相比較回路 | |
| US4714900A (en) | Current output circuit having well-balanced output currents of opposite polarities | |
| KR20020040903A (ko) | π/2 이상기 | |
| KR19980079535A (ko) | 센서리스 브러쉬리스 모터의 구동 회로 | |
| JPWO2002017485A1 (ja) | π／２移相器 | |
| JPH0316807B2 (ja) | ||
| JP2753422B2 (ja) | 全波整流回路 | |
| KR900008026B1 (ko) | 위상 비교기 | |
| JPH0354900B2 (ja) | ||
| US4855688A (en) | Multiple reference frequency generator | |
| US4709204A (en) | Limiter circuit | |
| JPS6340371B2 (ja) | ||
| JP2001189625A (ja) | 発振回路 | |
| US6853230B2 (en) | Method and apparatus for producing a clock output signal | |
| JPH0339948Y2 (ja) | ||
| RU2222048C2 (ru) | Функциональный генератор | |
| JPS5811082Y2 (ja) | 分周器 | |
| JPS5933921A (ja) | 移相回路 | |
| EP0859460A1 (en) | Mixer circuit with wide dynamic range | |
| Filanovsky et al. | Temperature stable BiCMOS voltage-to-frequency converter | |
| JP2739476B2 (ja) | 信号合成回路 |