JPH03169580A - プリンタバッファ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はプリンタバッファ装置に係わり、特に複数のホ
ストコンピュータからの印字データを複数のプリンタの
うち、所望のプリンタから出力させるプリンタバッファ
装置に関する。

（従来の技術） ホストコンピュータからの印字データを複数のプリンタ
のうち、所望のプリンタから出力させるプリンタバッフ
ァ装置として、従来、第２図に示す装置が知られている
。

この図に示すプリンタバッファ装置はホストコンピュー
タ（図示は省略する）に接続されるホストコンピュータ
ポート１００と、割込み線１０１、アドレス線１０２、
データ線１０３によって前記ホストコンピュータポート
１００に接続されるＣＰＵ１０４と、このＣＰＵ１０４
の記憶回路として使用されるメモリ１０５と、前記アド
レス線１０２、データ線１０３および各割込み線１０６
、１０７によって前記ＣＰＵＩ○４に接続される２つの
プリンタポート１０８、１０９とを備えている。

そして、ホストコンピュータがデータを出力し、これに
苅応してホストコンビュータポート１００から割込み信
号が出力される毎に、ＣＰＵ１０４は前記ホストコンビ
ュータポー｝１００から出力されるデータ、即ちどのプ
リンタから出力される印字データかを示す印字情報や印
字内容を示す印字データを１バイト単位で取り込んで、
これをメモリ１０５に順次記憶させる。

またこの動作と並行して、ＣＰＵ１０４はメモリ１０５
に記憶されている印字情報に基づいて各プリンタポート
１０８、１０９のいずれかから出力すべき印字データか
を判断した後、選択したプリンタポートから割込み信号
（レディ状態を示す割込み信号）が供給される毎に、メ
モリ１０５から印字データを１バイト単位で読み出して
これを選択したプリンタポートに順次供給してプリンタ
に出力させる。

（発明が解決しようとする課題） しかしながら上述した従来のプリンタバッファ装置にお
いては、ホストコンピュータ側からプリンタ側に１バイ
トのデータを送る毎に、ホストコンピュータポート１０
０およびプリンタポート１０８（または、プリンタポー
ト１０９）の両方からＣＰＵ１０４に割込みがかけられ
るので、データの転送処理時におけるＣＰＵ１０４の割
込み処理数が増大してＣＰＵ１０４に過大な負荷がかか
ってしまうという問題があった。

また、プリンタの数が３以上になり、これに対応してプ
リンタポートの数が“３”以上になると、ＣＰＵ１０４
の負荷が過大になり過ぎて処理不能になってしまうとい
う問題があった。

本発明は上記の事情に鑑み、ホストコンピュータ側から
プリンタ側へデータを転送するときのＣＰＵ負荷を軽減
させてデータ転送速度を高速化することができるととも
に、プリンタの数が多くてもホストコンピュータ側から
各プリンタにデータを送ることができるプリンタバッフ
ァ装置を提供することを目的としている。

〔発明の構成〕

（課題を解決するための手段） 上記の目的を達成するために本発明によるプリンタハッ
ファ装置は、各ホストコンピュータから出力される印字
データを取り込む複数のホストコンピュータポートと、
各プリンタに印字データを出力する複数のプリンタポー
トと、前記ホストコンピュータポートを介して人力され
た印字データが格納されるメモリと、前記各ホストコン
ピュータポートと前記各プリンタポートと前記メモリと
の間のＤＭＡ転送を行なうＤＭＡコントローラとを備え
たことを特徴としている。

（作用） 上記の構成において、各ホストコンピュータから印字デ
ータが出力されれば、ＤＭＡコントローラによって対応
するホストコンピュータポートを介して前記印字データ
が取り込まれてメモリにＤＭＡ転送されるとともに、こ
のメモリからＤＭＡ転送によって対応するプリンタポー
トに出力される。

（実施例） 第１図は本発明によるプリンタバッファ装置の一実施例
を示すブロック図である。

この図に示すプリンタバッファ装置は２つのホストコン
ピュータポートｌａ，ｌｂと、２つのＤＭＡコントロー
ラ２ａ，　２ｂと、２つの調停回路３、４と、デュアル
ボートメモリ５と、２つのＤＭＡコントローラ６ａ，６
ｂと、２つのプリンタポート７ａ，７ｂと、ＣＰＵ８と
を備えており、各ホストコンピュータ（図示は省略する
）から各プリンタ（図示は省略する）にデータを転送す
るとき、Ｄ　Ｍ　Ａ転送によってデータの転送を行ない
ＣＰＵ８の負荷を軽くする。

ホストコンピュータポート１ａは一方のホストコンビュ
ータ（第１ホストコンピュータ）から印字要求があった
ときシステム線（割込み線、アドレス線、データ線によ
って構成される線）９を介してこれをＣＰＵ８に知らせ
た後、前記ＣＰＵ３からボートレディ割込み信号が供給
される毎に、前記第１ホストコンピュータから供給され
るデータをシステム線９を介して１バイト単位でＣＰＵ
８に供給する。この後、ＤＭＡコントローラ２ａからポ
ートレディ割込み信号が供給される毎に前記第１ホスト
コンピュータから１バイト単位でデータを取り込み、こ
れをＤＭＡコントローラ２ａに供給する。

ＤＭＡコントローラ２ａはシステム線９を介して前記Ｃ
ＰＵ８からＤ　Ｍ　Ａ設定データが供給されたとき、こ
のＤ　ＰｖＩ　Ａ設定データによって内部の設定を行な
い、この後前記システム線９を介して前記ＣＰＵ８から
ＤＡＭ開始指令が供給されたとき、システム線９を介し
て前記ホストコンピュータポート１ａにポートレディ割
込み信号を供給しながらデータ線１０ａを介して前記ホ
ストコンピュータポート１ａからデータを受取り、これ
をアドレス線１１ａ、データ線１２ａを介して調停回路
３に供給する。そして、前記第１ホストコンピュータポ
ート１ａからのデータ出力が終了したとき、ＤＭＡ転送
終了を示す割込み信号を発生してこれを割込み線１３ａ
を介して前記ＣＰＵ８に供給する。

また、ホストコンピュータポート１ｂは他方のホストコ
ンピュータ（第２ホストコンピュータ）から印字要求が
あったときシステム線９を介してこれをＣＰＵ８に知ら
せた後、前記ＣＰＵ８からポートレディ割込み信号が供
給される毎に、前記第２ホストコンピュータから供給さ
れるデータをシステム線９を介して１バイト単位でＣＰ
Ｕ８に供給する。この後、ＤＭＡコントローラ２ｂから
ポートレディ割込み信号が供給される毎に前記第２ホス
トコンピュータから１バイト単位でデータを取り込み、
これをＤＭＡコントローラ２ｂに供給する。

ＤＭＡコントローラ２ｂはシステム線９を介して前記Ｃ
ＰＵ８からＤＭＡ設定データが供給されたとき、このＤ
ＭＡ設定データによって内部の設定を行ない、この後シ
ステム線９を介して前記ＣＰＵ８からＤＡＭ開始指令が
供給されたとき、システム線９を介してホストコンピュ
ータポート１ｂにポートレディ割込み信号を供給しなが
らデータ線１０ｂを介してホストコンピュータポート１
ｂからデータを受取り、これをアドレス線１１ｂ１デー
タ線１２ｂを介して調停回路３に供給する。

そして、前記ホストコンピュータポート１ｂからのデー
タ出力が終了したとき、ＤＭＡ転送終了を示す割込み信
号を発生してこれを割込み線１３ｂを介して前記ＣＰＵ
８に供給する。

調停口路３は前記各アドレス線１１ａ、ｌｌｂ、データ
線１２ａ，１２ｂ，ビジイ線３０を介して供給される各
種信号に基づいて各ＤＭＡコントローラ２ａ、２ｂおよ
び他方の調整回路４との調停をとりながらこれら各ＤＭ
Ａコントローラ２ａ、２ｂから供給されるデータを取り
込んでこれをアドレス線１４、データ線１５を介してデ
ュアルポートメモリ５に供給する。

デュアルポートメモリ５はアドレス線１４、データ線１
５を介して前記調停回路３から書込み指令とともに、デ
ータが供給される毎に、これを指定された番地に順次記
憶させる。また、アドレス線１６、データ線１７を介し
て調停回路４から読出し指令が供給される毎に、指定さ
れた番地からデータを読出しこれを調停回路４に供給す
る。

調停回路４は各ＤＭＡコントローラ６ａ，６ｂから読出
し指令が供給されたとき、前記各アドレス線１８８％　
１８ｂ％データ線１９ａ，１９ｂを介して供給される各
種信号に基づいて各ＤＭＡコントローラ６ａ，６ｂおよ
び前記調停回路３との調停をとりながら前記デュアルポ
ートメモリ５からデータを読出し、これを各ＤＭＡコン
トローラ２ａ，２ｂに各々供給する。

ＤＭＡコントローラ６ａはシステム線９を介して前記Ｃ
ＰＵ８からＤＭＡ設定データが供給されたとき、このＤ
ＭＡ設定データによって内部の設定を行ない、この後シ
ステム線９を介して前記ＣＰＵ８からＤＡＭ開始指令が
供給されたとき、アドレス線１８ａ１データ線１９ａを
介して前記調停回路４に読出し指令を供給してデータを
読出し、これをデータ線２０ａを介してプリンタポート
７ａに供給する。そして、データの読出しが終了したと
き、ＤＭＡ転送終了を示す割込み信号を発生してこれを
割込み線２１ａを介して前記ＣＰＵ８に供給する。

プリンタボー｝７ａは前記ＤＭＡコントローラ６ａから
データが供給されたとき、これを取り込んで対応するプ
リンタに出力する。

また、ＤＭＡコントローラ６ｂはシステム線９を介して
前記ＣＰＵ８からＤ　Ｍ　Ａ設定データが洪給されたと
き、このＤ　Ｍ　Ａ設定データによって内部の設定を行
ない、この後システム線９を介して前記ＣＰＵ８からＤ
ＡＭ開始指令が供給されたとき、アドレス線１８ｂ１デ
ータ線１９ｂを介して前記凋停回路４に読出し指令を供
給してデータを読出し、これをデータ線２０ｂを介して
プリンタポート７ｂに供給する。そして、データの読出
しが終了したとき、ＤＭＡ転送終了を示す割込み信号を
発生してこれを割込み線２ｌｂを介して前記ＣＰＵ８に
供給する。

プリンタポート７ｂは前記各ＤＭＡコントローラ６ｂか
らデータが供給されたとき、これを取り込んで対応する
プリンタに出力する。

また、ＣＰＵ８はシステム線９を介して前記各ホストコ
ンピュータポートｌａ．，ｌｂから印字要求の割込みが
あったとき、各ホストコンピュータポートｌａ，ｌｂか
ら最初の数バイトを取り込んで出力対象となっているプ
リンタポート番号、出力するデータのバイト数などの情
報をチェックし、これらの各情報に基づいてＤＭＡ設定
データを生成してこれをシステム線９を介して各ＤＭＡ
コントローラ２ａ，２ｂ，６ａ，６ｂに供給した後、各
ＤＭＡコントローラ２　ａ　ｓ　２　ｂ　−　６　ａ　
１６　ｂのＤＡＭ開始指令を供給してＤＭＡ転送を行な
わせる。この後、各割込み線１　３　ａ，　１　３　ｂ
，　２　１　ａ，２１ｂを介してＤＭＡ転送終了を示す
割込み信号が供給されたとき、ＤＭＡ転送が完了したと
判定して処理を終了する。

次に、第１図を参照しながらこの実施例の動作を説明す
る。

まず、各ホストコンビュータボー｝１ａ，ｌｂが接続さ
れている各ホストコンピュータのいずれか、例ｉばホス
トコンピュータポート１ａに接続されているホストコン
ピュータから印字要求が出力されれば、ホストコンピュ
ータポート１ａがこれを検知してＣＰＵ８に割込みをか
けて印字要求があることを知らせる。

これによって、ＣＰＵ８はホストコンピュータポート１
ａが接続されているホストコンピュータから印字要求が
出されていることを検知してホストコンピュータポート
ｌａにレディ割込み信号を供給しながら前記ホストコン
ピュータポートｌａから出力される最初の数バイトを取
り込んで出力対象となっているプリンタポート番号、出
カするデータのバイト数などの情報に基づいてＤＭＡ設
定データを生成する。

そして、各プリンタポート７ａ、７ｂのうち、今、出力
対象となっているプリンタに接続されている方、例えば
プリンタボー｝７ａを選択し、システム線９を介してこ
のプリンタポート７ａに対応するＤＭＡコントローラ６
ａと、前記ＤＭＡコントローラ２ａにＤＭＡ設定データ
を供給してこれらのｌ）　Ｍ　Ａコントローラ２ａ、６
ａの設定を行なった後、これらの各ＤＭＡコントローラ
２ａ，６ａｌ：ＤＡＭ開始指令を供給する。

これによって、ＤＭＡコントローラ２ａは前記ホストコ
ンピュータからデータを連続的に取り込みながら、これ
を調停回路３を介してデュアルボートメモリ５に書き込
む。

また、ＤＭＡコントローラ６ａはプリンタの動作速度に
応じた速度で調停回路４に読出し信号を供給して前記デ
ュアルボートメモリ５から連続的にデータを読み出して
これをプリンタポート７ａに供給し前記プリンタに出力
させる。

そして、これらの各ＤＭＡコントローラ２ａ１６ａがデ
ータの転送処理を終了してＤＭＡ転送が終了したことを
示す割込み信号を出力したとき、ＣＰＵ８はデータの転
送処理が終了したと判断して処理を終了する。

また、上述したデータ転送動作中に、ホストコンピュー
タポート１ｂに接続されている第２ホストコンピュータ
から印字要求があれば、ＣＰＵ８は各ＤＭＡコントロー
ラ２ａ，５ａがＤ　ＰｖＩ　Ａ転送動作を行なっている
最中でも、ホストコンピュータポート１ｂを介して最初
の数バイトを取り込んで出力対象となっているプリンタ
が現在使用されているプリンタかどうかを判定する。

そして、出力対象となっているプリンタが現在使用され
ているプリンタ、すなわちブリンタポー｝７ｂに接続さ
れているプリンタでありば、ＣＰＵ８はＤＭＡ設定デー
タを生成しこれを前記Ｄ　ＭＡコントローラ２ｂ，６ｂ
に設定した後、ＤＭＡコントローラ２ｂ，６ｂにＤＭＡ
開始指令を供給してＤＭＡ転送動作を行なわせて第２ホ
ストコンピュータから出力されるデータをプリンタポー
ト７ｂに転送させて出力させる。

このようにこの実施例においては、各ホストコンピュー
タから出力されるデータをＤＭＡ転送によってデュアル
ポートメモリ５に書き込むとともに、ＤＭＡ転送によっ
てデュアル酊一トメモリ５に書き込まれているデータを
各プリンタポート７ａ、７ｂに出力するようにしたので
、ホストコンピュータ側からプリンタ側へデータを転送
するときのＣＰＵ負荷を軽減させてデータ転送速度を高
速化することができるとともに、プリンタの数が多くて
もホストコンピュータ側から各プリンタにデータを送る
ことができる。

〔発明の効果〕

以上説明したように本発明によれば、ホストコンピュー
タ側からプリンタ側へデータを転送するときのＣＰＵ負
荷を軽減させてデータ転送速度を高速化することができ
るとともに、プリンタの数が多くてもホストコンピュー
タ側から各プリンタにデータを送ることができる。

【図面の簡単な説明】

第１図は本発明によるプリンタバッファ装置の一実施例
を示すブロック図、第２図は従来から知られているプリ
ンタバッファ装置の一例を示すブロック図である。 ｌａ，ｌｂ・・・ホストコンピュータポート２ａ，２ｂ
−・・ＤＭＡ＝：＋ントローラ５・・・メモリ（デュア
ルポートメモリ）６ａ，６ｂ・・・ＤＭＡコントローラ ７ａ，７ｂ・・・プリンタポート ８・・・ＣＰＵ

Claims (1)

【特許請求の範囲】
1. （１）各ホストコンピュータから出力される印字データ
   を取り込む複数のホストコンピュータポートと、 各プリンタに印字データを出力する複数のプリンタポー
   トと、 前記ホストコンピュータポートを介して入力された印字
   データが格納されるメモリと、 前記各ホストコンピュータポートと前記各プリンタポー
   トと前記メモリとの間のＤＭＡ転送を行なうＤＭＡエン
   ドローラと、 を備えたことを特徴とするプリンタバッファ装置。