JPH03170068A - ロジック・アナライザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はロジック・アナライザ、特に測定したデータを
記憶するメモリの制御を行なうロジック・アナライザに
関する６ 〔従来の技術〕 従来、この種のロジック・アナライザく特にタイミング
・アナライザ）はサンプリングクロツクによる測定デー
タを書込み停止のトリガ信号が加えられるまですべてメ
モリに記憶するか、測定データの変化点のみを記憶する
方式となっていた。

〔発明が解決しようとする課題〕

上述した従来のロジック・アナライザは各測定チャンネ
ルに割り当てられた記憶容量は固定であり、１回の測定
期間中のサンプリング・クロツクの周期は一定となって
いるので、時間軸上で隔てられた２点の信号間の相互間
係を観測しようとすると、高速のサンプリング・クロツ
クを使用することが出来ず、必要な時点の信号間の時間
差の詳細な測定やノズルパルスの検出がしばしば困難に
なるという欠点がある。

〔課題を解決するための手段〕

本発明のロジック・アナライザは、コンパレータとサン
プリング回路とメモリとトリガコンビネーション回路と
メモリコントロール回路と操作．表示回路を有するロジ
ック・アナライザにおいて、前記メ．モリを複数エリア
に分割する手段と、各チャネルに割り当てるメモリの記
憶容量を任意に設定する手段と、複数のトリガ条件およ
びサンプリング条件を設定，保持する手段と、上記の複
数エリアに分割されたメモリエリア毎に上記のトリガ条
件およびサンプリング条件を１対１に対応させて判定す
る手段とを含んで構成される。

〔実施例〕

次に、本発明について図面を参照して説明する． 第１図は本発明の一実施例のブロック図である． コンパレータ１は多チャンネルの入力信号とスレッショ
ルドレベルを比較し、入力信号を“１”あるいは“Ｏ″
の２つのレベルに変換する．変換されたデータ信号はサ
ンプリング回路２に加えられる。サンプリング回路２は
各種サンプリング方式に従って、サンプリングクロック
によりデータ信号をサンプルし、メモリ３にデータを出
力する。

メモリ３はサンプリング回路２へ加えられたと同じ周期
のサンプリ・ングクロックで記憶する。メモリ３の記憶
動作は書込み停止のトリガ信号が加えられるまで続けら
れる。

トリガコンビネーション回路４は、トリガ信号を有効に
選ぶため、各チャンネルに入力された信号がある一定の
論理パターンになったときトリガ信号を発生する。

メモリコントロール回路５はトリガコンビネーション回
路４で検出されたトリガ信号を基に、メモリ３の記憶動
作を停止するタイミングをコントロールする。

操作・表示回路６は、測定条件の設定と測定データの結
果を表示する。

次に本発明のロジック・アナライザの動作について説明
する。

メモリ３の各チャンネルに割り当てられたメモリの記憶
容量を複数エリアに分割して使用する為、メモリコント
ロール回路５はメモリ３の各エリア例えば、Ａ，Ｂ，Ｃ
の３つのエリアに分割して管理する。

一方、トリガコンビネーション回路４は複数のトリガ条
件およびサンプリング条件を設定出来る様、複数組存在
する。

各組のトリガコンビネーション回路４にはそれぞれ独立
したトリガ条件とスレッショルドレベルおよびサンプリ
ングクロックの周期等のサンプリング条件を操作・表示
回路６より設定する．測定の実際の動作はトリガコンビ
ネーション回路４に設定された第１のトリガ条件が満た
された時のトリガ信号により、メモリコントロール回路
５は、メモリ３のＡのエリアの記憶動作を停止する． 同様にトリガコンビネーション回路４に設定された第２
のトリガ条件が満たされた時のトリガ信号により、メモ
リコントロール回路５はメモリ３のＢのエリア記憶動作
を停止する。

以下分割されたメモリ３の各メモリエリアについて、ト
リガ条件およびサンプリング条件が１対ｌに対応するよ
うにしておく。

上記のように構成することで一回の測定で複数のトリガ
条件あるいは異なったサンプリングクロックでの測定が
可能となり、限られた長さのメモリに観測したい部分の
みを記憶させることが可能となる。

また、メモリ３の各チャンネルに割り当てるメモリの記
憶容量を任意に変更する手段として、各チャンネノレに
割り当てられたａ，ｂ，ｃ・・・のメモリを各チャンネ
ルと１対１に対応させるだけでなく、例えば、第１のチ
ャンネルに未使用のチャンネルのメモリを割り当てａ，
ｂ，ｃの３つのチャンネル分の記憶容量を確保すること
で、見かけ上数倍〜十数倍の記憶容量を持たせ、長時間
の測定データの観測が可能になる。

〔発明の効果〕 以上説明したように本発明は、ロジック・アナライザに
内蔵されたメモリの分割使用および複数のトリガ条件お
よびサンプリング条件を設定し、上記の分割されたメモ
リエリアとの対応をとるようにメモリコントロールする
ことにより、時間軸で隔てられた２点以上の信号間の相
互関係を観測する際、観測したい部分のみを高速サンプ
リングクロックで測定出来る効果がある。

また、各チャンネルに割り当てるメモリの記憶容量を任
意に変更出来る様にすることにより、限られたメモリの
記憶容量を有効に使用し、特定のチャンネルについて長
時間の観測ができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。 １・・・コンパレータ、２・・・サンプリング回路、３
・・・メモリ、４・・・トリガコンビネーション回路、
５・・・メモリコントロール回路、６・・・操作・表示
回１゜　　　　　　　　６−＝８い　．

Claims (1)

【特許請求の範囲】
1. コンパレータとサンプリング回路とメモリとトリガコン
   ビネーション回路とメモリコントロール回路と操作・表
   示回路を有するロジック・アナライザにおいて、前記メ
   モリを複数エリアに分割する手段と、各チャネルに割り
   当てるメモリの記憶容量を任意に設定する手段と、複数
   のトリガ条件およびサンプリング条件を設定、保持する
   手段と、上記の複数エリアに分割されたメモリエリア毎
   に上記のトリガ条件およびサンプリング条件を１対１に
   対応させて判定する手段とを含むことを特徴とするロジ
   ック・アナライザ。