JPH03171496A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに関し、特に電気的消去
書込み可能な不揮発性メモリ　（以下、ＥＥＰＲＯＭと
いう）を中央処理装置（ＣＰＵ）とともに単一半導体基
板上に集積回路化したマイクロコンピュータに関する。

〔従来の技術〕

マイクロコンピュータにおいて、処理すべきデータや処
理結果としてのデータをストアするデータメモリとして
は通常スタティック型のランダムアクセスメモリ　（Ｓ
ＲＡＭ）が用いられているが、このＳＲＡＭの最犬の欠
点は電源を切った場合にストアされてデータが破壊され
ることである。そこで、データの書込みおよび読み出し
が実行でき、かつ電源を切った後でもデータを恒久的に
ストアしておくことができるＥＥＰＲＯＭをＣＰＵとと
も半導体集積回路化することが提案されている。

ＥＥＰＲＯＭに対するデータ書込みにおいては、まず消
去動作を実行してデータを読み込むべき番地にすてにス
ｌ・アされていたデータを消去し、その後データ書込み
動作を実行してその番地に所定のデータを書き込みでき
る。このとき、データの消去および書き込みには、ＥＥ
ＦＲＯＭのデバイス’１７ｌＩ５：造にもよるが、通常
数ｍｓｅｃから十数ｍｓｅｃの時間を要する。かかる時
間は、ＣＰＵの命令実行速度に比して極めて長い時間で
ある。したがって、ＣＰＵがＥＥＰＲＯＭに対するデー
タの消去および書き込みを管理するように構戒すること
は、プロクラムの実行効率を著しく低下させることにな
る。

そこで、自動データ消去書込み制御回路を設け、同回路
にＥＥＦＲＯＭに対するデータの消去および書込みの管
理をゆだねるのが一般的である。かかる回路を設けた結
果、ＣＰＵはＥＥＰＲＯＭに対するデータ書込み命令を
受けると、書き込むデータおよび番地と書込み指令信号
を送るだけであり、その後は次の命令の実行に移行する
ことができる。一方、ＥＥＰＲＯＭ例では、上記自動制
彩１１１回路が動｛’＋を開始し、選択された番地のデ
ータをまず消去し、同番地にデータを書き込む。

〔発明が解決しようとする課題〕

このように、ＣＰＵによる命令実行とＥＥＦＲＯＭみ処
理が終了しないうちに、ＣＰＵはＥＥＰＲＯＭに対する
データ書込み命令に再び出くわす場合がある。この場合
でも、ＣＰＵは同命令の実行して書き込むべきデータお
よび番地と書き込み指令信号を発行し、次の命令の実行
に移行する。一方、ＥＥＦＲＯＭでは前のデータに対す
る書き込み処理が終了していないのであるのから、新た
に発行されたデータ書込み要求を烈視することになる。

この結果、書き込むべきデータが失われ、誤動作をもた
らすことになる。

したがって、本発明の目的は、ＥＥＦＲＯＭへ書き込む
べきデータの消失を防止することができるマイクロコン
ピュータを提供することにある。

〔課題を解決するための手段〕

本発四によるマイクロコンピュータは、ｃＰＵからのデ
ータ書き込み要求に応答して、ＥＥＦＲＯＭに対し所定
番地のデータの消失および同番地へのデータのコ！｝込
み（１コ、下、これらを総称してデータ書込み処理とい
う）を実行する制御回路に、同データ書込み処理中にＣ
ＰＵから新たなデータ書き込み応答があったことを検出
し、そのことをＣＰＵに通知ずるオーバライｌ・検出回
路を設けたことを特徴としている。

かかるオーバライ１・検出回路がらの出力はＣＰＵのポ
ーリング処理又は割込み処理に使用される。

ポーリング処理においては、ＥＥＦＲＯＭに対するデー
タ書き込み命令の後にプロクラムによってオーバライ１
・検出回路の出力を判定する命令を実行することにより
、ＥＥＰＲＯＭのデータ書込み処理中に新たなデータ書
き込み要求を発行したかどうかを検出できる。発行した
と検出された場合、書き込むべきデータをＳＲＡＭで構
或されるデータメモリに一時退避させ、ＥＥＦＲＯＭの
データ書込み処理終了後にデータ書込み要求を発行する
ことで、データの消失を防止することができる。

割込み処理においては、割込みルーチンで書き込むべき
データの退避を実行すればよい。

〔実施例〕

以下、図面を参照して本発明を詳細に説明する。

第１図は本発明の一実施例を示すブロック図である。本
実施例によるマイクロコンピュータはシクナルチッフマ
イクロコンピュータ１００として示され、単一半導体基
板上に、ＣＰＵＩ　Ｏ，ＥＥＰＲＯＭ２０，周辺Ｉ／Ｏ
ユニット３０，プログラムメモリ　（ＲＯＭ）４　０お
よびデータメモリ（ＲＡＭ）５０を有し、これらはアド
レスバス６０およびデータパス７０で相互接続されてい
る。ＣＰＵＩＯはＲＯＭ４　０に格納されているプログ
ラムを実行する。これによって、ＣＰＵＩＯはＲＡＭ５
０からデータを読み出し、所定の算術論理演算を実行し
てその結果をＲＡＭ５０に書き戻す。

また、周辺Ｉ／Ｏユニット３０をアクセスして、図示し
ない制御すべき装置にＩ／Ｏバス８０を介してデータを
供給したり、同装置からデータを入力して所定の処理を
実行する。さらに、ＣＰＵＩＯぱＥＥＰＲＯＭ２　０を
アクセスして、データを読み出し、所定の演算を実行し
てデータメモリ５０や周辺Ｉ／Ｏユニット３０に転送し
たり、データメモリ５０や周辺Ｉ／０ユニッ｝３０から
のデータに列して所定の４１！算を実行してＥＥＦＲＯ
Ｍ２０に書き込む。

ＥＥＰＲＯＭ２　０に幻するデータ読み出しに際しては
、ＣＰＵ１０は読み出すべきテ゛一夕のアドレス情報を
アドレスバス６０に転送するとともに、読出し指令信号
ＲＤを発行する。この結果ＥＥＰＲＯＭ２０の選択され
たアドレスからデータが読み出されデータバス７０に伝
送される。一方、データ悲き込みに際しては、ＣＰＵＩ
Ｏは書き込むべきデータとそのアドレス情報をデータバ
ス７０およひア１・ｌ／７、ハス６０にそれそれ転送し
、書き込み指令信号ＷＲをＥＥＰＲＯＭ２　０に供給す
る。

これに応答して、ＥＥＦＲＯＭ２　０における自動デー
タ消去書込み制御回路（後述）が動作を開始しデータ書
込み処理を実行する。ＣＰＵＩＯからはＥＥＰＲＯＭ２
　０にはさらにクロック信号ＣＬＫが供給されており、
同信号ＣＬＫはデータの消去時間および書込み時間の判
定に使用される。

方、ＥＥＰＲＯＭ２　０からは、ＣＰＵＩＯに対し、本
発明に従ってオーバライト信号ＯｖＷと書込み終了信号
ＷＥＮＤが出力される。オーバライ１・信号ＯＶＷはＥ
ＥＰＲＯＭ２　０におけるデータ書込み処理の最中にＣ
ＰＵＩＯが新たなデータ書込みを要求したときアクティ
ブレベルとなり、書込み終了信号ＷＥＮＤは現在のデー
タ書込み処理が終了するとアクティブレベルとなる。

第２図はＥＥＦＲＯＭ２　０の詳細な構戊を示すブロッ
ク図である。アドレスバス６０上のアドレス情報はＥＥ
ＦＲＯＭアドレス検出器２１２に供給され、ここでＣＰ
ＵＩＯからのアクセス要求がＥＥＦＲＯＭ２　０である
かどうか検出される。木る）のアトレス空間に割り当て
られており、したがって、１Ｋバイ｝・の容量を右する
。アドレス検してＥＥＰＲＯＭ２　０のアドレス空間を
検出し、検出したときにその出力をアクティブレベルに
す９ る。アトレス検出器２１２からの出力がアクティブレベ
ルでＣＰＵＩＯから読み出し指令信号ＲＤが発行された
とき、リード／イレース／ライトタイミング制御回路２
０はデータリード動作を起動する。この動作では、アド
レスラッチ信号ＡＬＥおよびリードイネーブル信号ＲＥ
がアクティブレベルとなる。信号ＡＬＥによりアドレス
ラッチ回路２０９はアドレスバス６ＣＮ二のアドレス情
報をラッチし、その一部をロウアドレスとしてロウデコ
ーダ２０８に供給し、残りをカラムアドレスとしてカラ
ムセレクタ２０５に供給する。かくして、ＥＥＦＲＯＭ
セルが行列に配置されたセルアレイ２０７内の所定のア
ドレスが選択され、そこにストアされていたデータがセ
ンスアンプ２０２に供給される。本実施例では、各ＥＥ
ＦＲＯＭセルはフローティンクゲ−１・を有する電界効
果トランジスタで構成されている。セルアレイ２０７に
供給される信号ＳＣＳは各ＥＥＰＲＯＭセルのソース電
位制御信号であり、リート動作のときは信号ＳＣＳはハ
イレベルとなり各ＥＥＦＲＯＭセルの１０ ソース電位を接地電位とする。センスアンプ２０２はリ
ードイネーブル信号ＲＥによって活性され、セルアレイ
２０７からのリードデータを増幅して出力し、同デ゛一
夕はデ”一タアウトドライバ２０１によってデータパス
７０に供給される。

一方、アドレス検出器２１２の出力がアクティブレベル
でＣＰＵＩＯからデータ書き込み指令信号ＷＲが発行さ
れたとき、タイミング制御回路２１０はデータ書き込み
処理を起動する。この処理において、アドレスラッチイ
ネーブル信号ＡＬＥおよびデータラッチイネーブル信号
ＤＬＥが発生されることにより、バス６０Ｊ二の書き込
みアドレス情報およびバス７０上の書き込むべきデータ
７０がアドレスラッチ２０９およびデータラッチ２０３
にそれぞれラッチされる。タイミング制御回路２１０は
さらにリセット信号ＢＳを発生してイレース／ライトタ
イマ２１１をリセットするととも、イレース／ライトイ
ネーブル信号ＥＷＥをアクティブレベルにしてＶＰＰ発
生器２０６を活性化する。ＶＰＰ発生器２０６はＲ圧回
路を有しており、マイクロコンピュータ１００に供給さ
れる電源電圧■。０（通常５Ｖ）を昇圧して消去／書込
みに必要な高電圧■２，（本実施例ては２０■）を発生
し、これをロウデコータ２０８およびカラムデコータ２
０５に供給ずる。かくして、アドレスラッチ２０９にラ
ッチされたアドレスによって選択されたすべてのＥＥＦ
ＲＯＭセルの＃碑右７丼ソース電位制御信号ＳＣＳが印
加されており、したがって、各ＥＥＦＲＯＭセルのソー
スは接地電位となっている。したがって、データ消去動
作が突行される。一方、タイマ２１１はリセッ１・信号
ＢＳによってリセットされた後、クロック信号ＣＬ　Ｋ
をカウン｝・シている。クロック信号ＣＬＫを所定数カ
ウン１・すると、消去終了信号ＥＥＮＤをアクティブレ
ベルにして、タイミング制御回路２１０に消去動作の終
了を通知する。これに応答して、制御回路２１０は消去
動作モードから書込み動作に切換える。すなわち、信号
ＳＣＳをロウレベルとすることにより各ＥＥＦＲＯＭの
ソースをフローティンダ状態とし、ライトイネーブル信
号ＷＥをアクティブレベルにする。この結果、ロック信
号ＣＬＫをカウントし続けており、所定の時間が経過す
ると書き込み終了信号ＷＥＮＤをアクティブレベルにす
る。この信号に応答して、制御回路２１０ぱすべてのタ
イミング制御信号をインアクティブレベルにして、書き
込み動作を終了させる。信号ＷＥＮＤはＣＰＵＩＯにさ
らに供給され、データ書き込み処理の終了をＣＰＵＩＯ
に通知する。かくして、ＣＰＵＩＯからのデータ書き込
み要求に応答して、ＣＰＵ］．０の管理を必要としない
自動データ書込み処理が実行される。

ＥＥＦＲＯＭ２　０は、さらに、本発明の従って、］３
１≧ オーバライ１・検出回路２１３を備えている。この回路
は、データ書込み処理の最中にＣＰＵＩＯからの新たな
データ書き込み要求を検出してオーバライト信号ＯＶＷ
をアクティブレベルにするものであり、その描或を第３
図に示す。ＣＰＵＩＯからのデータ書き込み指令信号Ｗ
Ｒおよびアドレス検出器２１２から検出信号ＡＤＣはＡ
ＮＤゲート２１３１に供給され、その出力はＳ−Ｒ形フ
リップフロップ２ｌ３２のセッ１・端子Ｓに供給されて
いる。すなわち、ＣＰＵ］．Ｏからのデータ書き込み要
求が発行されるとフリップフロップ２１３２はセント状
態となる。そのＱ出力は信号ＷＲがなくなる時間に相当
する時間だけ遅延回路２１３３て遅延され、その遅延出
力はＡＮＤゲー｝２１３４の一方の入力に供給される。

ＡＮＤゲー｝２１３４の他方の入力はＡＮＤゲー｝　２
　］．　３　１の出力が供給されており、その出力はＳ
−Ｒ形フリップフロノプ２］３５のセソ１・端子Ｓに供
給されている。

フリップフロップ２１３５のＱ出力がオーバライ１・検
出信号○ＶＷとしてＣＰＵ１．Ｏに通知される。

１４−，：＼ フリップフロップ２１３２はタイマ２１１からの書込み
終了信号ＷＥＮＤによってリセットされる。

（したがって、ＥＥＰＲＯＭ２０のデータ書き込み処理
中にＣＰＵｌ．０から新たなデータ書き込み要求が発行
されると、フリップフロップ２１３５はセッ１・状態と
なり、オーバライト信号ＯＶＷがアクティブレベル（ハ
イレベル）となる。フリップフロップ２１３５はＣＰＵ
ＩＯの所定の命令の実行によ１）リセッ１・される。

今、第４図に示すように、ＣＰＵＩＯが、プロクラムメ
モリ４０からＣＰＵＩＯ内の汎用レジスタ（図示せず）
にストアされているデータ゛’５ＡＨ”をＥＥＦＲＯＭ
２　０のアドレス゛’１１０３Ｈ”に書き込めという命
令ＥＥＦＲＯＭＩを受けたとする。同命令の実行により
、ＣＰＵＩＯはアドレスバス６０およびデータバス７０
に゛’１１０３Ｈ”および“’５ＡＨ’″をそれぞれ転
送すると共に書込み指令信号ＷＲを時点Ｔ１で発行する
。これに応答して、アドレス検出信号ＡＤＣがアクティ
ブレベルになり、フリップフロップ２ｌ３２はセッ１・
状態となる。しかし、そのセット出力Ｑは遅延回路２ｌ
３３によって、信一写ＷＤがロウレベルに反転した後に
ＡＮＤゲー１・２１３４に供給されるため、ＡＮＤゲー
｝２１３４の出力はロウレベルを保持し、フリップフロ
ップ２１３５をセットしない。ＣＰＵは、ＥＥＰＷ］の
実行後、次の命令の読み出しのためにＲＯＭ４　０をア
クセスし、次の命令の実行に移行する。一方、ＥＥＰＲ
ＯＭ２　０においては、ア１・レス゛’１１０３Ｈ’”
に対スるデータｎ１夫がまず実行され、消去終了信号Ｅ
ＥＮＤの発生によって、同アドレスに対するデータ”　
５　Ａ　ＦＩ　”の書込み動作が実行される。この書込
み処理の実行の最中に、ＣＰＵ］．０が汎用レジスタの
データ゛’３ＤＨ”をＥＥＦＲＯＭ２０のアドレス゛’
］ＯＦＦＨ”に書き込めという命令ＥＥＰＷ２を受ける
と、ＣＰＵＩＯは時点Ｔ２てバス６０およひ７０にそれ
ぞれ“’ＩＯＦＦＩ−Ｉ″′および”３ＤＨ”を転送し
、かつ書込み指令侶゛号Ｗ’Ｒを発行する。フリップフ
ロップ２１３２はセット状態にあるため、時点Ｔ２てＡ
ＮＤゲー１−　２　１．　３　４の出力がハイレ？ルと
なりフリップフロップ２１３５がセット状態となる。す
なわち、オーバライ１・が発生したことをＣＰＵＩＯに
通知する。もし、命令ＥＥＰＷ２が書込み終了信号ＷＥ
ＮＤの発生後に実行されたときは、Ｆ／Ｆ　３　１　３
　２はリセット状態となるため、オーバライト信号Ｏｖ
Ｗは発生しない。

旦セッ１・状態となったフリップフロップ２ｌ３５はＣ
ＰＵＩＯがこれをリセットする命令を実行しない限り、
現在の書込み処理が終了しても、リセッ１・されない。

したがって、ＥＥＰＷ２の命令実行直後でなくとも、プ
■クラムによって、オバライト信号ＯＶＷのレベルを判
定することにより、最後に発行したデータ書込み要求が
オーバライ１・であったかどうか検出することができる
。

オーバライ１・と検出された場合、書込み処理終了｛ｒ
”ｊ号ＷＥＮＤをポーリングすることにより、その後、
Ｅ　Ｅ　Ｉ）　Ｗ　２命令を再び実行することにより、
データ“３■）ト丁″“をＥＥＰＲＯＭ２　０のアドレ
ス“”ＩＯＦＦＩ−１”に確実に書き込むことができる
。

１７ 」二記実施例ては、プログラムにより信号Ｏ■Ｗ，ＷＥ
ＮＤのレベルを検出するように構或したが、これらの信
号によってＣＰＵ１．Ｏに対し割込み要求を発生ずるよ
うに構或してもよい。その構或を他の実施例として第５
曲に示す。なお、第１図と同−ｊ．’ｄ’ｔ　Ｊｙ．部
は同じ番号で示す。木実施例では、ＥＥＰＲＯＭ２　０
からのオーバライ１・信号ＯＶＷおよひ書込み処理終了
信号ＷＥＮＤは割込み制御ユニン１・９０に供給されて
いる。同ユニッ１・９０は第１図では周辺Ｉ／０ユニッ
１・３０の一部として位置イマ１げされている。同ユニ
ッｌ・９０には他にも割込み信Ｂが供給されるが木発明
と直接関係ないので省略する。また、プロクラムメモリ
４０，データメモリ５０，他の周辺コーニソｈについて
も省略する。

ＣＰＵＩＯが、第４図に示す命令ＥＥＰＷ２を実行する
と、ＥＥＰＲＯＭ２　０からオーバライト信号ＯＶＷか
割込みコン１・ロールユニッＩ−　９　０　ニ通知され
る。これに応答して、ユニッｌ・９０は割込み要求信乞
Ｔ　Ｎ　Ｔ　ＯをＣＰＵＩＯに（ｉ（給する。

１８ ＣＰＵＩＯは実行中のプμグラム処理を中断し、その時
点のプログラムカウンタ（図示せず）等のデータを退避
させ、ユニッ１・９０をアクセスして割込みベクタ情報
を読み出す。かくして、オーバライトによる割込みプロ
グラムルーチンが起動される。同ルーチンでは、オーバ
ライトが発生したところのデータ”　３　Ｄ　Ｈ”およ
ひアドレス゛１０Ｆ　Ｆ　ＴＩ　’”をデータメモリ５
０の所定の領域に一時格納し、フリップフロップ２１３
５をリセットする。この後、中断していたプログラム実
行を再開する。かかる割込みルーチンはオーバライト信
号ＯＶＷが発生される毎に起動され、その度ＥＥＰＲＯ
Ｍ２０に書込むべきデータとそのアドレスが退避される
。そして、書込み終了信号ＷＥＮＤが発生されると、割
込みコントロールユニット９０は第２の割込み要求信号
ＩＮＴＩを発生し、書込み終了にともなう割込みルーチ
ンを起動する。このルーチンでは、データメモリ５０に
最初に退避されていたＥＥＦＲＯＭ２　０に書き込むべ
きデータとそのアドレスを読み出し、ＥＥＦＲＯＭ２　
０？供給して書込み指令信号ＷＲを発行する。中断して
いたプロクラム実行をその後再開する。

なお、上記実施例では、シンクルチップマイクロコンピ
ュータとしてプロクラムメモリ４０およびデータメモリ
５０を内蔵しているが、これらは外付のデバイスとして
横威してもよい。また、ＥＥＰＲＯＭセルとして所謂Ｍ
ＮＯＳ構或のような他の素子でもよい。さらに、アドレ
スバスおよびデータバスは：Ｉ（用のマルチプレックス
アドレス／データバスでもよい。

〔発明の効果〕

以」二のとおり、本発明では、ＥＥＰＲＯＭのデータ書
込み処理の最中にＣＰｔＪが新たなデータ書込み要求を
発生したことを検出し、そのことをＣＰＵに通知するオ
ーハライｌ・検出回路■を設けたことにより、ＥＥＦＲ
ＯＭに書込むべきデータの消失を防止することができる
。

４

【図面の簡単な説明】

第１図は木発り」の一尖飽例を示すブロック図、第２図
は第１図で示したＥＥＰＲＯＭの構戊を示すフロック図
、第３図は第２図で示したオーバライ１・検出回路の回
路図、第４図はオーバライト時の動作を示すタイミング
チャート、第５図は本発明の他の実施例を示すブロック
図である。

Claims (4)

【特許請求の範囲】
1. （１）電気的消去書込み可能な不揮発性メモリと、プロ
   グラムを実行し前記不揮発性メモリに対してデータ書込
   み要求を発行する中央処理装置と、前記データ書込み要
   求に応答して、前記不揮発性メモリの所定の番地のデー
   タを消去し当該番地にデータを書込むデータ書込み処理
   を実行する書込み制御手段と、この書込み手段が前記書
   込み処理を実行している最中に前記中央処理装置が次の
   データデータ書込み要求を発行したことを検出しオーバ
   ライト信号を発生するオーバライト検出手段とを備える
   ことを特徴とするマイクロコンピュータ。
2. （２）前記オーバライト検出手段は、前記書込み制御手
   段が前記データ書込み処理を実行している間セット状態
   となるフラグと、このフラグがセット状態のときに前記
   次のデータ書込み要求が発行されていることに応答して
   前記オーバライト信号を発生する手段とを有することを
   特徴とする特許請求の範囲第１項のマイクロコンピュー
   タ。
3. （３）前記オーバライト信号に応答して前記中央処理装
   置に対し割込み要求を発生する手段をさらに備えること
   を特徴とする特許請求の範囲第１項又は第２項のマイク
   ロコンピュータ。
4. （４）前記書込み制御手段は、前記不揮発性メモリへの
   データ書込み時間を計数するタイマを有し、前記タイマ
   からの書込み終了信号により前記フラグはリセット状態
   となることを特徴とする特許請求の範囲第２項のマイク
   ロコンピュータ。