JPH03172720A - ロードセル秤 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、（Ｍ数のロードセルの出力を複数のアナログ
・デジタル変換器にて変換し、重量を計測するロードセ
ル秤に関する。

（従来の技術） 従来のこの種のロードセル秤は、複数のロードセルに対
してそれぞれアナログ・デジタル変換器を接続し、これ
らアナログ・デジタル変換器の出力を加算して重量を測
定している。

（発明が解決しようとする課題） しかしながら、各ロードセルからの出力を、それぞれの
アナログ・デジタル変換器で、アナログ・デジタル変換
器にて変換した後に加算すると、アナログ・デジタル変
換器の量子化誤差も加算されるので、アナログ・デジタ
ル変換器がＮ個の場合、加算後の精度は１／、ｒＴに低
下する問題を有している。

本発明は上記問題点に鑑みなされたもので、複数のアナ
ログ・デジタル変換器を用いても、精度の高い計測を行
なうことかできるロードセル秤を提供することを目的と
る。

〔発明の構成〕

（課題を解決するための手段） 本発明は、複数個のロードセルの出力を、複数個のアナ
ログ・デジタル変換器で変換し、これらアナログ・デジ
タル変換器のデジタル出力を加算手段で加算して重量を
計測するロードセル秤において、前記アナログ・デジタ
ル変換器の個数がＮ個であるとき、アナログ・デジタル
変換器の分解能をＦｘ倍以上とし、加算された前記デジ
タル出力をこの倍数で除算する除算手段を具備するもの
である。

（作用） 本発明は、複数個のロードセルの出力を、複数個のアナ
ログ・デジタル変換器で変換し、これらアナログ・デジ
タル変換器のデジタル出力を加算手段で加算し、除算手
段で除算して軽量を計測する。また、各アナログ・デジ
タル変換器の量子化誤差は、分解能の大小に関係なく一
定値であるために、アナログ・デジタル変換器の使用個
数をＮ個とすると、加算に発生する荷重の誤差はＦＶ倍
になるので、個々のアナログ・デジタル変換器の分解能
を必要最小分解能のｆｌ−以上にした状態で加算し、加
算後の値を分解能の倍率で除算した値を加算した値とす
ることにより、量子化誤差をアナログ・デジタル変換器
の１個を使用した場合の（直にすることができる。

（実施例） 以下、本発明のロードセル秤を図面を参照して説明する
。

第２図において、１はアルミニウム材などにて形成され
る四角形状の基体で、この基体１の」−面四隅に、ロー
ドセル２ａ、　２ｂ、　２ｃ、　２ｄが取付けられてい
る。そして、これらのロードセル２ａ、　　２ｂ２ｃ、
　２ｄは側面間に連通した略８字状の連通孔３ａ３ｂ、
　３ｃ、　３ｄを有した略長方体状に形成され、この各
ロードセル２ａ、　２ｂ、　２ｃ、　２＋ｌの連通孔３
ａ、　　３ｂ、　３ｃ。

３ｄ上方の薄肉部上面には、それぞれ２ケ所ずつストレ
ンジゲージ４ａ、　４ｂ、　４ｃ、　４ｄが装着され、
ロバパル機構となっている。一方、これらロードセル２
ａ、　２ｂ、　２ｅ、　２ｄ下面の一方端が、基体１に
設けられた取付台５ａ、　５ｂ、　５ｃ、　５ｄに取付
けられ、下面の他方端は基体１に設けられた過荷重スト
ッパ６ａ。

６ｂ、　６ｃ、　６ｄに対向するようになっている。ま
た、ロードセル２ａ、　２ｂ、　２ｃ、　２ｄの上面の
他方端には突部７Ｌ　７ｂ、　７ｃ、　７ｄが取付られ
ている。そして、突部７ａ、　７ｂ、　　７ｃ、　７ｄ
の先端は、下方が開口し、前記基体１よりやや大きい載
せ皿８の内部に当接し、載せ皿８を上下方向移動自在に
支持している。

また、基体１には電子部品等が収納される収納ケース９
が設けられている。

さらに、基体１に設けられた取付台５ａ、　５ｂ。

５ｃ、　５ｄの略裏面には高さが可変できる脚部ＩｈＩ
Ｑｂ　、　ＩＯｃ　、　Ｉｔ’ｄが設けられ、基体１を
水平に保持するようになっている。

そして、これらロードセル２ａ、　２ｂ、　２ｃ、　　
２ｄは、第１図に示すように、それぞれたとえばオペア
ンプなどの増幅手段１１ａ　、　ｆｌｂ　、　ｌｌｃ　
、　ｌｌｄにそれぞれ接続され、これら増幅手段１１ａ
　、　ｌｌｂ　、　ｌｌｃ　。

１１ｄは、アナログ・デジタル変換器（Ａ／Ｄ変換器）
　１２ａ　、　　１２ｂ　、　　１２ｃ　、　　１２ｄ
に接続され、これらアナログ・デジタル変換器１２ａ　
、　　１２ｂ　、　１２ｃ　。

１２ｄはマイクロコンピュータなどのＣＰ　Ｕ　１３の
前記アナログ・デジタル変換器１２ａ　、　　１２ｂ　
、　　１２ｃ　。

＋２ｔｌの出力を加算する加算手段としての加算器！・
１に接続され、この加算器１４は分解能にて除算する除
算手段としての除算器）５に接続され、この除算器１５
は、荷重値等を記憶する記憶手段１６に接続されている
。さらに、このＣＰＵｌ３にはテンキーなどのキーボー
ド１７および表示手段としての表示器１８に接続されて
いる。

次に上記実施例の動作について説明する７、まず、載せ
皿８に被検量物を載置し、各ロードセルＩａ、　　Ｉｂ
、　　Ｉｃ、　　Ｉｄの出力を、オペアンプｌ１ａ１１
ｂ　、　Ｉｌｃ　、　ｌｉｄにて増幅し、アナログ・デ
ジタル変換器１２ａ　、　　１２ｂ　、　　１２ｃ　、
　　ＩＮにて、それぞれアナログ・デジタル変換する。

そして、加算器Ｉ４にて各値を加算し、除算器１５にて
分解能にて除算し、荷重値を記憶手段１６に記憶する。

また、各アナログ・デジタル変換Ｘｌ２ａ。

１２ｂ　、　　１２ｃ　、　　１２ｄでアナログ・デジ
タル変換されたロードセル２ａ、　２ｂ、　２ｃ、　２
ｄは、第３図ニ示−ｔ　ヨうな、荷重とこの荷重による
デジタル出力との関係となる。

ここで、たとえば本実施例のように４個のロードセル２
ａ、　２ｂ、　２ｃ、　２ｄを用いてそれぞれアナログ
吻デジタル変換器１２ａ　、　　１２ｂ　、　　１２ｃ
　、　　１２ｄで変換した場合には、分散加算法の ばらつきＳ＝　ａ　　＋ｂ　　＋ｃ２＋ｄ’となること
より、１個のロードセルを用いた場合のＪ４＝２倍以上
のばらつきが生じる。このため、１個のロードセル使用
の場合と同一のばらつきにするには、それぞれアナログ
・デジタル変換器２ａ　、　　１２ｂ　、　　１２ｃ　
、　１２ｄの分解能は２倍以上必要となる。たとえば、
アナログ・デジタル変換器１個を用いた場合、定格荷重
１５ｋｇ、計測可能な最小荷重を０．５ｇとすると、分
解能は１５０００１０．５３００００　となる。したが
って、アナログ・デジタル変換器を４個用いた場合には
、各アナログ・デジタル変換器の分解能を６００００以
上とし、除算も２倍の数にて行なえば、１個のアナログ
・デジタル変換器を用いた場合と同じばらつきに抑える
ことができる。

すなわち、各アナログ・デジタル変換器の量子化誤差は
分解能の大小に関係なく一定値であるために、アナログ
・デジタル変換器の使用個数をＮ個とすると、加算によ
り発生する荷重の誤差は分散加算法により、ＦＴ倍にな
るので、個々のアナログ・デジタル変換器の分解能を必
要最小分解能の、ｒ下−倍以上にした状態で加算し、加
算後の値を分解能の倍率で除算した値を加算した値とす
ることにより、量子化誤差をアナログ・デジタル変換器
を１個用いた場合の値にまて改善てきるっさらに、重量
と対する価格等を求める場合は、キーボード１７で単価
を入力し、ＣＰＵ］３で演算し、表示器１８にて重量お
よび価格を表示する。

（発明の効果〕 本発明によれば、アナログ・デジタル変換器をＮ個用い
たとき、アナログ・デジタル変換器の最小分解能をアナ
ログ・デジタル変換器を１個用いた場合の、／］−倍以
上で、この倍数にて除算器が除算することにより、アナ
ログ・デジタル変換器をＮ個用いてもアナログ・デジタ
ル変換器を１個用いた場合と同様の精度で重はを測定で
きるので、精度の高い計測を行なうことができる。

【図面の簡単な説明】

第１図は本発明のロードセル秤の一実施例を示すブロッ
ク図、第２図は同上載せ皿を取除いた斜視図、第３図は
アナログ・デジタル変換器の出力をｔｔわすグラフであ
る。 ２ａ、　　２ｂ、　　２ｃ、　　２ｄ−−ロードセル、
１２ａ　、　　１２ｂ１２Ｃ、１２ｄ　　　・アナログ
・デジタル変換器（Ａ／Ｄ変換器）、１４・・加算手段
としての加算器、１５・除算手段としての演算器。 遵暑ｌ駐

Claims (1)

【特許請求の範囲】
1. （１）複数個のロードセルの出力を、複数個のアナログ
   ・デジタル変換器で変換し、これらアナログ・デジタル
   変換器のデジタル出力を加算手段で加算して重量を計測
   するロードセル秤において、 前記アナログ・デジタル変換器の個数がＮ個であるとき
   、アナログ・デジタル変換器の分解能を√Ｎ倍以上とし
   、加算された前記デジタル出力をこの倍数で除算する除
   算手段を具備することを特徴としたロードセル秤。