JPH03173236A - 相関パルス発生回路 - Google Patents
相関パルス発生回路Info
- Publication number
- JPH03173236A JPH03173236A JP1313811A JP31381189A JPH03173236A JP H03173236 A JPH03173236 A JP H03173236A JP 1313811 A JP1313811 A JP 1313811A JP 31381189 A JP31381189 A JP 31381189A JP H03173236 A JPH03173236 A JP H03173236A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- correlation
- signal
- value detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はスペクトラム拡散受信機における相関パルス発
生回路の改良に関する。
生回路の改良に関する。
［発明の概要］
本発明の相関パルス発生回路は相関スパイクのＡ／Ｄ変
換出力に対応する絶対値検出回路出力を遅延する遅延回
路を用いたことを特徴としており、これにより相関スパ
イク検出のために現在の相関スパイクの振幅情報が利用
される。
換出力に対応する絶対値検出回路出力を遅延する遅延回
路を用いたことを特徴としており、これにより相関スパ
イク検出のために現在の相関スパイクの振幅情報が利用
される。
［従来の技術］
スペクトラム拡散受信機において、相関器により受信信
号と基準信号の相関を取ることによって得られる相関ス
パイクから相関パルスを得、その相関パルスをデータ復
調に用いる場合、前記受信信号の状態によって、相関出
力信号である相関スパイクレベルが変動してもそれに追
従して適切な閾値信号を設定し、目的の相関出力信号を
、検出できることが必要である。
号と基準信号の相関を取ることによって得られる相関ス
パイクから相関パルスを得、その相関パルスをデータ復
調に用いる場合、前記受信信号の状態によって、相関出
力信号である相関スパイクレベルが変動してもそれに追
従して適切な閾値信号を設定し、目的の相関出力信号を
、検出できることが必要である。
このため本発明者は先に特願昭６３−１７４２２４号に
開示されたスペクトラム拡散受信機における相関パルス
発生回路を提案した。
開示されたスペクトラム拡散受信機における相関パルス
発生回路を提案した。
第２図は上記先願によるスペクトラム拡散受信機で使用
される相関パルス発生回路の構成を示すブロック図で、
図中、１は相関器およびＰＤＩ（ｒ’ｏｓｔ Ｄｅｔｅ
ｃｔｉｏｎ Ｉｎｔｅｇｒａｔｉｏｎ ：積分回路）、
２はＡ／Ｄ変換回路、３は反転回路、４は選択回路。
される相関パルス発生回路の構成を示すブロック図で、
図中、１は相関器およびＰＤＩ（ｒ’ｏｓｔ Ｄｅｔｅ
ｃｔｉｏｎ Ｉｎｔｅｇｒａｔｉｏｎ ：積分回路）、
２はＡ／Ｄ変換回路、３は反転回路、４は選択回路。
５はピークホールド回路、６はラッチ回路、７は閾値設
定回路、８は比較回路、９はピークホールド回路５とラ
ッチ回路６から成るピーク値検出回路、１０は反転回路
３と選択回路４から成る絶対値検出回路である。
定回路、８は比較回路、９はピークホールド回路５とラ
ッチ回路６から成るピーク値検出回路、１０は反転回路
３と選択回路４から成る絶対値検出回路である。
第３図は第２図に示す回路の各部における信号のタイミ
ングチャートを示す。
ングチャートを示す。
相関器１からの相関スパイクａをＡ／Ｄ変換回路２にお
いてサンプリング信号すを基にＡ／Ｄ変換し、出力Ｃを
得る。ここでは、サンプリング信号すの立上りエツジで
Ａ／Ｄ変換され、サンプリング信号すの１周期ごとにＡ
／Ｄ変換される。
いてサンプリング信号すを基にＡ／Ｄ変換し、出力Ｃを
得る。ここでは、サンプリング信号すの立上りエツジで
Ａ／Ｄ変換され、サンプリング信号すの１周期ごとにＡ
／Ｄ変換される。
今、Ａ／Ｄ変換回路２の出力Ｃの出力コードがＮビット
であり、Ａ／Ｄ変換回路２の入力と線形の関係にあると
すると、Ａ／Ｄ変換変換出力相関器１からの相関スパイ
クａが正極性の場合、１、０．・・・・・・０．０〜１
，１．・・・・・・、ＩＭＳＢ
ＬＳＢ ＭＳＢ
ＬＳＢの範囲である（ＭＳＢは最上
位ビット、ＬＳＢは最下位ビット）。また負極性の場合
にはｏ、１．・・・・・１，１〜０．Ｏｌ・・・・・・
、０のＭＳＢ ＬＳ
Ｂ ＭＳＢ ＬＳＢ範
囲であり、雑音時には、１，０．・・・・・・０２０Ｍ
５Ｂ ＬＳＢ付近の値
と成る。
であり、Ａ／Ｄ変換回路２の入力と線形の関係にあると
すると、Ａ／Ｄ変換変換出力相関器１からの相関スパイ
クａが正極性の場合、１、０．・・・・・・０．０〜１
，１．・・・・・・、ＩＭＳＢ
ＬＳＢ ＭＳＢ
ＬＳＢの範囲である（ＭＳＢは最上
位ビット、ＬＳＢは最下位ビット）。また負極性の場合
にはｏ、１．・・・・・１，１〜０．Ｏｌ・・・・・・
、０のＭＳＢ ＬＳ
Ｂ ＭＳＢ ＬＳＢ範
囲であり、雑音時には、１，０．・・・・・・０２０Ｍ
５Ｂ ＬＳＢ付近の値
と成る。
すなわち、正極性の場合、最上位ビットが必ずＬＬ Ｉ
Ｉ＋であり、残りのビットはオール“′０″から最大
値のオールパ１′″の範囲を示し、負極性の場合、最上
位ビットが、必ず０″″であり、残りのビットはオール
Ｉｔ Ｉ １１から最小値のオール“０″の範囲を示す
ことになる。
Ｉ＋であり、残りのビットはオール“′０″から最大
値のオールパ１′″の範囲を示し、負極性の場合、最上
位ビットが、必ず０″″であり、残りのビットはオール
Ｉｔ Ｉ １１から最小値のオール“０″の範囲を示す
ことになる。
したがって、Ａ／Ｄ変換回路２の出力Ｃを極性反転する
ことで、負極性は正極性に等価となる（その逆も同じ）
。選択回路４へはＡ／Ｄ変換回路２の出力Ｃを直接入力
するのと、Ａ／Ｄ変換回路２の出力Ｃを反転回路３によ
って極性反転した反転回路出力ｄを入力する。なお、第
２図においては正極性および負極性相関スパイクａのＡ
／Ｄ変換後の出力Ｃの値を＋および−に対応させており
、したがって反転回路３の出力ｄは各々＋→−−→十に
対応する。
ことで、負極性は正極性に等価となる（その逆も同じ）
。選択回路４へはＡ／Ｄ変換回路２の出力Ｃを直接入力
するのと、Ａ／Ｄ変換回路２の出力Ｃを反転回路３によ
って極性反転した反転回路出力ｄを入力する。なお、第
２図においては正極性および負極性相関スパイクａのＡ
／Ｄ変換後の出力Ｃの値を＋および−に対応させており
、したがって反転回路３の出力ｄは各々＋→−−→十に
対応する。
選択回路４では、情報信号に対応する正極性および負極
性相関スパイクが同時に発生することは無いという性質
を利用して、Ａ／Ｄ変換回路２の出力Ｃの最上位ビット
ｆをトリガとし、最上位ビットｆがｌ（Ｉ １１の場合
（すなわち正極性相関スパイクを対象）は、Ａ／Ｄ変換
回路２の出力Ｃを通過させ、最上位ビットｆが１０”の
場合（すなわち負極性相関スパイクを対象）は、反転回
路３の出力ｄを通過させるという動作が行われる。
性相関スパイクが同時に発生することは無いという性質
を利用して、Ａ／Ｄ変換回路２の出力Ｃの最上位ビット
ｆをトリガとし、最上位ビットｆがｌ（Ｉ １１の場合
（すなわち正極性相関スパイクを対象）は、Ａ／Ｄ変換
回路２の出力Ｃを通過させ、最上位ビットｆが１０”の
場合（すなわち負極性相関スパイクを対象）は、反転回
路３の出力ｄを通過させるという動作が行われる。
正負極性相関スパイクが存在しない期間においては、雑
音の分布（最上位ビットｆの状態）次第で選択回路４は
どちらかを通過させる。第２図においてｃ −ｆの中で
記号（＋、＋、ｌ、０）が無い期間がその場合である。
音の分布（最上位ビットｆの状態）次第で選択回路４は
どちらかを通過させる。第２図においてｃ −ｆの中で
記号（＋、＋、ｌ、０）が無い期間がその場合である。
以上よりＡ／Ｄ変換回路２の出力Ｃの最−Ｌ位ビットｆ
によって選択回路４は２人力のうちどちらかを選択する
ことに成り、これは相関スパイクの絶対値検出動作を示
している。
によって選択回路４は２人力のうちどちらかを選択する
ことに成り、これは相関スパイクの絶対値検出動作を示
している。
次に、ピークホールド回路５によって選択回路４の出力
ｅの最大値を検出し、ホールドする。これより、正負極
性相関スパイクの両方の中から正負極性の極性に関係な
く絶対値の最大値が得られる。
ｅの最大値を検出し、ホールドする。これより、正負極
性相関スパイクの両方の中から正負極性の極性に関係な
く絶対値の最大値が得られる。
さらに、クリア信号ｇをトリガとして、ピークホールド
回路５によって求められた最大値をラッチ回路６でラッ
チすると同時にピークホールド回路５にストアされてい
る内容りをクリアする。ここで、クリア信号ｇのパルス
周期は、相関スパイク１周期と同じである。つまり、ピ
ークホールドｌす］路５は相関スパイクの周期ごとにク
リア信号ｇによってストアされている内容りをクリアし
、新たな相関スパイク１周期分のピークホールドを行う
。
回路５によって求められた最大値をラッチ回路６でラッ
チすると同時にピークホールド回路５にストアされてい
る内容りをクリアする。ここで、クリア信号ｇのパルス
周期は、相関スパイク１周期と同じである。つまり、ピ
ークホールドｌす］路５は相関スパイクの周期ごとにク
リア信号ｇによってストアされている内容りをクリアし
、新たな相関スパイク１周期分のピークホールドを行う
。
ゆえに、この回路構成によるピークホールド回路であれ
ば、相関スパイク１周期分における最大値は確実に検出
できる。また、ラッチ回路６にラッチされた最大値は同
様に相関スパイク１周期ごとに更新されることとなる。
ば、相関スパイク１周期分における最大値は確実に検出
できる。また、ラッチ回路６にラッチされた最大値は同
様に相関スパイク１周期ごとに更新されることとなる。
このような構成を採ることによって、相関器出力１周期
内で、レベル変動を生じても追従できるとともに、相関
スパイクの極性が変化した場合の誤動作を無くすること
が可能である。
内で、レベル変動を生じても追従できるとともに、相関
スパイクの極性が変化した場合の誤動作を無くすること
が可能である。
次に、ランチ回路６の出力ｉは閾値設定回路７へ入力さ
れる。閾値設定回路７は、出力ｉのデータと乗算係数を
表わす制御信号Ｑの演算を行い、閾値信号Ｊを発生する
。この閾値信号ａは、Ｎビットのディジタル信号である
。また、閾値設定回路７は、制御信号Ｑを基に、任意の
閾値信号の設定が可能であり、制御信号Ｑは５例えばＣ
ＰＵ等から発生される。
れる。閾値設定回路７は、出力ｉのデータと乗算係数を
表わす制御信号Ｑの演算を行い、閾値信号Ｊを発生する
。この閾値信号ａは、Ｎビットのディジタル信号である
。また、閾値設定回路７は、制御信号Ｑを基に、任意の
閾値信号の設定が可能であり、制御信号Ｑは５例えばＣ
ＰＵ等から発生される。
次に、閾値設定回路７で得られた閾値信号Ｊは、比較回
路８に入力される。
路８に入力される。
比較回路８では１選択回路４で得られたＡ／Ｄ変換回路
２の出力Ｃ１もしくはＡ／Ｄ変換回路２の出力Ｃを反転
回路３によって極性反転した反転回路出力ｄのうち選択
された出力ｅと閾値設定回路７の閾値信号、ｊを比較し
、閾値信号ｊよりも大きい出力ｅが入力された時、相関
パルスｋを得る。
２の出力Ｃ１もしくはＡ／Ｄ変換回路２の出力Ｃを反転
回路３によって極性反転した反転回路出力ｄのうち選択
された出力ｅと閾値設定回路７の閾値信号、ｊを比較し
、閾値信号ｊよりも大きい出力ｅが入力された時、相関
パルスｋを得る。
以上よりさらに補足すると、第３図に示される１番目の
相関スパイクａが正極性の時、その正極性相関スパイク
が存在する１周期内での最大値（＋２）をピーク値検出
回路９によって検出することで、つぎの１周期における
閾値信号Ｊが設定（＋２’）でき、かつ比較回路８でそ
の周ＩＵＩ内における絶対最大値（＋３）に対する最終
相関パルスｋを得ることができる。
相関スパイクａが正極性の時、その正極性相関スパイク
が存在する１周期内での最大値（＋２）をピーク値検出
回路９によって検出することで、つぎの１周期における
閾値信号Ｊが設定（＋２’）でき、かつ比較回路８でそ
の周ＩＵＩ内における絶対最大値（＋３）に対する最終
相関パルスｋを得ることができる。
なお、最終の相関パルスには相関器１からの相関スパイ
クａに対応して′４（）られるものだが、この最終の相
関パルスｋが相関スパイクａの極性が何であるかを判断
するには、この相関パルスｋが得られたタイミングにお
ける最−に位ビットｆを見ることで容易に判断が可能と
なる（ １１１ Ｉ＋の時は正極性相関スパイク、“０
′″の時は負極性相関スパイク）。
クａに対応して′４（）られるものだが、この最終の相
関パルスｋが相関スパイクａの極性が何であるかを判断
するには、この相関パルスｋが得られたタイミングにお
ける最−に位ビットｆを見ることで容易に判断が可能と
なる（ １１１ Ｉ＋の時は正極性相関スパイク、“０
′″の時は負極性相関スパイク）。
さて、上述したように前記先願の方式によれば、第３図
のタイミングチャートに示されるように、クリア信号ｇ
によってピーク値りがラッチされ、その出力ｉを基に閾
値信号ｊが求まる。この過程は第４図に示すようにクリ
ア信号ｇ１から次のクリア信号ｇ２の区間で得られたピ
ーク値りを基にクリア信号ｇ２から次のクリア信号ｇ、
の区間の閾値信号Ｊを設定し、前記クリア信号ｇ２から
次のクリア（Ｍ号ｇ、の区間に得られる相関スパイクａ
と比較し、相関パルスｋを発生するものである。
のタイミングチャートに示されるように、クリア信号ｇ
によってピーク値りがラッチされ、その出力ｉを基に閾
値信号ｊが求まる。この過程は第４図に示すようにクリ
ア信号ｇ１から次のクリア信号ｇ２の区間で得られたピ
ーク値りを基にクリア信号ｇ２から次のクリア信号ｇ、
の区間の閾値信号Ｊを設定し、前記クリア信号ｇ２から
次のクリア（Ｍ号ｇ、の区間に得られる相関スパイクａ
と比較し、相関パルスｋを発生するものである。
［発明が解決しようとする課題］
しかしながら、今、相関スパイクレベルが変動すると言
うことは、受信信号状態が定常でないことを意味し、そ
の原因は主に伝搬路のフェージンク特性と言える。
うことは、受信信号状態が定常でないことを意味し、そ
の原因は主に伝搬路のフェージンク特性と言える。
伝搬路のフェージング状態に係わり、相関スパイクレベ
ルの変動が激しい場合、すなわち第４図の相関スパイク
ａ８と、相関スパイクａ２において相関が無い状態では
前述したクリア信号ｇ、から次のクリア信号ｇ２の区間
で得られたピーク値りを基に設定された閾値信号ｊと相
関スパイクａ２とを比較しても、閾値信号、ｊを越える
レベルの相関スパイクａ２が得られず、その結果、相関
パルスに２を発生しない場合もある。
ルの変動が激しい場合、すなわち第４図の相関スパイク
ａ８と、相関スパイクａ２において相関が無い状態では
前述したクリア信号ｇ、から次のクリア信号ｇ２の区間
で得られたピーク値りを基に設定された閾値信号ｊと相
関スパイクａ２とを比較しても、閾値信号、ｊを越える
レベルの相関スパイクａ２が得られず、その結果、相関
パルスに２を発生しない場合もある。
このため、上記に示した状況においては、誤ったデータ
復調を行うことになる。
復調を行うことになる。
［発明の目的］
従って本発明の目的は、受（コ信号レベルの変動に伴い
、相関器出力信号レベルが変動した場合でも、適切な閾
値信号を設定し、かつ確実に相関パルスを得ることによ
って、確実なデータ復調が可能な相関パルス発生回路を
提供することである。
、相関器出力信号レベルが変動した場合でも、適切な閾
値信号を設定し、かつ確実に相関パルスを得ることによ
って、確実なデータ復調が可能な相関パルス発生回路を
提供することである。
［課題を解決するための手段］
本発明の相関パルス発生回路は上記目的を達成するため
、相関スパイクをＡ／Ｄ変換するＡ／Ｄ変換回路と、該
Ａ／Ｄ変換回路出力の絶対値を検出する絶対値検出回路
と、該絶対値検出回路出力のピークに対応する値を検出
するピーク値検出回路と、該ピーク値検出回路出力に基
づき閾値信号を発生する閾値設定回路と、上記絶対値検
出回路出力を遅延する第１の遅延回路と、該遅延回路出
力と上記閾値信号の比較を行い相関パルスを発生する比
較回路と、を備えたことを要旨とする。
、相関スパイクをＡ／Ｄ変換するＡ／Ｄ変換回路と、該
Ａ／Ｄ変換回路出力の絶対値を検出する絶対値検出回路
と、該絶対値検出回路出力のピークに対応する値を検出
するピーク値検出回路と、該ピーク値検出回路出力に基
づき閾値信号を発生する閾値設定回路と、上記絶対値検
出回路出力を遅延する第１の遅延回路と、該遅延回路出
力と上記閾値信号の比較を行い相関パルスを発生する比
較回路と、を備えたことを要旨とする。
冒乍用］
本発明の相関パルス発生回路においては、第１の遅延回
路により絶対値検出回路出力が遅延されその遅延回路出
力と閾値信号とが比較されて相関パルスが発生される。
路により絶対値検出回路出力が遅延されその遅延回路出
力と閾値信号とが比較されて相関パルスが発生される。
従って現在の相関スパイクの振幅情報に基づいて相関ス
パイクの検出が行われることになる。
パイクの検出が行われることになる。
［実施例］
以下図面に示す実施例を参照して本発明を説明する。第
１図は本発明によるスペクトラム拡散受信機における相
関パルス発生回路の一実施例で、第２図と同一符号は同
−又は類似の回路を示し、第２図と特に相違する構成は
第１の遅延回路１１及び第２の遅延回路１２を図示の如
く設けた点にある。
１図は本発明によるスペクトラム拡散受信機における相
関パルス発生回路の一実施例で、第２図と同一符号は同
−又は類似の回路を示し、第２図と特に相違する構成は
第１の遅延回路１１及び第２の遅延回路１２を図示の如
く設けた点にある。
第１の遅延回路１１は、絶対値検出回路１０の選択回路
４の出力ｅを遅延させるもので、その遅延量は、クリア
信号ｇの発生周期に相当する。
４の出力ｅを遅延させるもので、その遅延量は、クリア
信号ｇの発生周期に相当する。
クリア信号ｇは、前述した先願中において、相関スパイ
ク１周期と同じと述べであるゆえ、遅延回路１１では、
相関スパイク１周期分の遅延と言える。比較回路８のも
う一方の入力へは、遅延回路１１の出力ｍが入力される
。遅延回路１１では、サンプリング信号すをクロックと
し１選択回路４で得られたＡ／Ｄ変換回路２の出力Ｃ１
もしくはＡ／Ｄ変換回路２の出力Ｃを反転回路３によっ
て極性反転した反転回路出力ｄのうち選択された出力ｅ
をクリア信号ｇの１周期はど、すなわち相関スパイク１
周期はど遅延させる。なおこの遅延回路１１は、−例と
してサンプリング信号すをクロックとするシフトレジス
タで実現できる。
ク１周期と同じと述べであるゆえ、遅延回路１１では、
相関スパイク１周期分の遅延と言える。比較回路８のも
う一方の入力へは、遅延回路１１の出力ｍが入力される
。遅延回路１１では、サンプリング信号すをクロックと
し１選択回路４で得られたＡ／Ｄ変換回路２の出力Ｃ１
もしくはＡ／Ｄ変換回路２の出力Ｃを反転回路３によっ
て極性反転した反転回路出力ｄのうち選択された出力ｅ
をクリア信号ｇの１周期はど、すなわち相関スパイク１
周期はど遅延させる。なおこの遅延回路１１は、−例と
してサンプリング信号すをクロックとするシフトレジス
タで実現できる。
比較回路８では、遅延回路１１の出力ｍと閾値設定回路
７の閾値信号ｊを比較し、閾値信号ｊよりも大きい出力
ｍが入力された時、相関パルスｋを得る。
７の閾値信号ｊを比較し、閾値信号ｊよりも大きい出力
ｍが入力された時、相関パルスｋを得る。
また、Ａ／Ｄ変換回路２の出力Ｃの最上位ビットｆを第
２の遅延回路１２に入力する。この遅延回路１２は第１
の遅延回路１１と同様の遅延量のものであり、その結果
、最上位ビットｎを得ることができる。
２の遅延回路１２に入力する。この遅延回路１２は第１
の遅延回路１１と同様の遅延量のものであり、その結果
、最上位ビットｎを得ることができる。
従って、最終の相関パルスには相関器１からの相関スパ
イクａに対応して得られるものだが、この最終の相関パ
ルスｋが相関スパイクａの極性が何であるかを判断する
には、この相関パルスｋが得られたタイミングにおける
最上位ビットｎを見ることで容易に判断が可能となる（
“１″の時は正極性相関スパイク、′″Ｏ１１の時は負
極性相関スパイク）。
イクａに対応して得られるものだが、この最終の相関パ
ルスｋが相関スパイクａの極性が何であるかを判断する
には、この相関パルスｋが得られたタイミングにおける
最上位ビットｎを見ることで容易に判断が可能となる（
“１″の時は正極性相関スパイク、′″Ｏ１１の時は負
極性相関スパイク）。
このように、従来方式は、現在の相関スパイクを検出す
るのに過去の相関スパイクの振幅情報を用い、判断を行
うのに対して、本方式は現在の相関スパイクの振幅情報
を基に判断を行うためリアルタイムな制御が可能となる
。
るのに過去の相関スパイクの振幅情報を用い、判断を行
うのに対して、本方式は現在の相関スパイクの振幅情報
を基に判断を行うためリアルタイムな制御が可能となる
。
［発明の効果］
以上説明した通り、本発明によれば、回路構成が複雑で
なく、かつ、受信信号レベル変動による相関器出力信号
レベル変動が生じる状況下においても確実に２値のベー
スバンド情報に対応する正負極性相関スパイクの検出が
でき、誤動作の無いパルス発生回路が実現できるという
利点が７１）られる。
なく、かつ、受信信号レベル変動による相関器出力信号
レベル変動が生じる状況下においても確実に２値のベー
スバンド情報に対応する正負極性相関スパイクの検出が
でき、誤動作の無いパルス発生回路が実現できるという
利点が７１）られる。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明の先願に係わる相関パルス発生回路を示すブロッ
ク図、第３図及び第４図はその動作説明用タイミングチ
ャートである。 １・・・・・・相関器及びＰＤＩ、２・ ・・・・・Ａ
／Ｄ変換回路、７・・・・・・・・閾値設定回路、８・
・・・・・・・比較回路、９・−・・・・・ピーク値検
出回路、１０・・・・・・・・・絶対値検出回路、１１
・・・−・・第１の遅延回路、１２・・・・第２の遅延
回路。
本発明の先願に係わる相関パルス発生回路を示すブロッ
ク図、第３図及び第４図はその動作説明用タイミングチ
ャートである。 １・・・・・・相関器及びＰＤＩ、２・ ・・・・・Ａ
／Ｄ変換回路、７・・・・・・・・閾値設定回路、８・
・・・・・・・比較回路、９・−・・・・・ピーク値検
出回路、１０・・・・・・・・・絶対値検出回路、１１
・・・−・・第１の遅延回路、１２・・・・第２の遅延
回路。
Claims (2)
- （１）相関器により受信信号と基準信号との相関をとる
ことによって得られる相関スパイクから相関パルスを得
るスペクトラム拡散受信機における相関パルス発生回路
において、 上記相関スパイクをＡ／Ｄ変換するＡ／Ｄ変換回路と、 該Ａ／Ｄ変換回路出力の絶対値を検出する絶対値検出回
路と、 該絶対値検出回路出力のピークに対応する値を検出する
ピーク値検出回路と、 該ピーク値検出回路出力に基づき閾値信号を発生する閾
値設定回路と、 上記絶対値検出回路出力を遅延する第１の遅延回路と、 該遅延回路出力と上記閾値信号の比較を行い相関パルス
を発生する比較回路と、 を備えたことを特徴とする相関パルス発生回路。 - （２）相関器により受信信号と基準信号との相関をとる
ことによって得られる相関スパイクから相関パルスを得
るスペクトラム拡散受信機における相関パルス発生回路
において、 上記相関スパイクをＡ／Ｄ変換するＡ／Ｄ変換回路と、 該Ａ／Ｄ変換回路出力の絶対値を検出する絶対値検出回
路と、 該絶対値検出回路出力のピークに対応する値を検出する
ピーク値検出回路と、 該ピーク値検出回路出力に基づき閾値信号を発生する閾
値設定回路と、 上記絶対値検出回路出力を遅延する第１の遅延回路と、 該遅延回路出力と上記閾値信号の比較を行い相関パルス
を発生する比較回路と、 上記Ａ／Ｄ変換回路出力を遅延せしめ、その最上位ビッ
ト出力を得る第２の遅延回路と、 を備えたことを特徴とする相関パルス発生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313811A JPH0787400B2 (ja) | 1989-12-01 | 1989-12-01 | 相関パルス発生回路 |
| US07/619,306 US5138632A (en) | 1989-12-01 | 1990-11-28 | Correlation pulse generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313811A JPH0787400B2 (ja) | 1989-12-01 | 1989-12-01 | 相関パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03173236A true JPH03173236A (ja) | 1991-07-26 |
| JPH0787400B2 JPH0787400B2 (ja) | 1995-09-20 |
Family
ID=18045799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1313811A Expired - Fee Related JPH0787400B2 (ja) | 1989-12-01 | 1989-12-01 | 相関パルス発生回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5138632A (ja) |
| JP (1) | JPH0787400B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4202786A1 (de) * | 1991-01-31 | 1992-09-03 | Clarion Co Ltd | Spreizspektrum-kommunikationsanordnung |
| US5416806A (en) * | 1992-06-15 | 1995-05-16 | International Business Machines Corporation | Timing loop method and apparatus for PRML data detection |
| CA2113919A1 (en) * | 1992-06-18 | 1993-12-23 | Norio Yamaguchi | Maximum likelihood sequence estimator and maximum likelihood sequence estimation method |
| FR2707128B1 (fr) * | 1993-06-29 | 1995-08-18 | Alcatel Telspace | Dispositif de détection de mot unique modulé en BPSK adapté à un modem analogique fonctionnant en mode TMDA et procédé de détection mis en Óoeuvre dans un tel dispositif. |
| JP3192047B2 (ja) * | 1994-06-03 | 2001-07-23 | キヤノン株式会社 | スペクトラム拡散受信機 |
| JP4075405B2 (ja) * | 2002-02-25 | 2008-04-16 | 沖電気工業株式会社 | 受信装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS605639A (ja) * | 1983-06-23 | 1985-01-12 | Omron Tateisi Electronics Co | スペクトラム拡散通信方式における受信回路 |
| JPH01220929A (ja) * | 1988-01-14 | 1989-09-04 | Clarion Co Ltd | スペクトラム拡散受信機 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6484933A (en) * | 1987-09-26 | 1989-03-30 | Kenwood Corp | Receiver |
| JP2648848B2 (ja) * | 1988-07-12 | 1997-09-03 | クラリオン株式会社 | スペクトラム拡散受信機における相関パルス発生回路 |
| US4943974A (en) * | 1988-10-21 | 1990-07-24 | Geostar Corporation | Detection of burst signal transmissions |
-
1989
- 1989-12-01 JP JP1313811A patent/JPH0787400B2/ja not_active Expired - Fee Related
-
1990
- 1990-11-28 US US07/619,306 patent/US5138632A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS605639A (ja) * | 1983-06-23 | 1985-01-12 | Omron Tateisi Electronics Co | スペクトラム拡散通信方式における受信回路 |
| JPH01220929A (ja) * | 1988-01-14 | 1989-09-04 | Clarion Co Ltd | スペクトラム拡散受信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5138632A (en) | 1992-08-11 |
| JPH0787400B2 (ja) | 1995-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4965759A (en) | Spread-spectrum receiver | |
| JPH04506731A (ja) | ビット誤り率検出 | |
| GB2319915A (en) | Analogue to digital converter system | |
| GB2361854A (en) | Detection of mutually orthogonal codewords, with intersymbol interference and imperfect timing | |
| US5168505A (en) | Automatic gain control device for spread spectrum communication device | |
| JP2648848B2 (ja) | スペクトラム拡散受信機における相関パルス発生回路 | |
| US7894561B1 (en) | Method and system for providing dynamic DC offset correction | |
| US5138632A (en) | Correlation pulse generating circuit | |
| US5367543A (en) | Circuit for detecting synchronizing signal in frame synchronization data transmission | |
| US10432392B1 (en) | Frame synchronization method, processor, and communication apparatus | |
| JPH0951289A (ja) | スペクトル拡散通信システム | |
| JP4320414B2 (ja) | 符号判定装置及びその方法並びにプログラム | |
| US20020131530A1 (en) | Method and apparatus to recover data from pulses | |
| JP2520455B2 (ja) | 相関ピ―ク検出回路 | |
| US6600793B1 (en) | Minimal overhead early late timing recovery | |
| JP2654787B2 (ja) | スペクトラム拡散受信機 | |
| US20020094042A1 (en) | Methods and apparatus for feature recognition time shift correlation | |
| KR950010919B1 (ko) | 코드의 쉬프트와 가산 특성을 이용한 동기획득 장치 및 방법 | |
| JPS648942B2 (ja) | ||
| JPH0748704B2 (ja) | スペクトラム拡散受信機 | |
| JPH0683179B2 (ja) | スペクトラム拡散受信機 | |
| KR100212065B1 (ko) | 에이엠피에스시스템에서의 에프엠 디지털 데이터 복조를 위한 심볼동기회로 | |
| JPH0748705B2 (ja) | スペクトラム拡散受信機 | |
| JPS61253957A (ja) | デジタル信号伝送装置 | |
| KR100585489B1 (ko) | 타이밍검출장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |