JPH03174792A - 半導体レーザ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［産業上の利用分野］ 本発明は半導体レーザ装置、特に、光通信システム等に
用いられる活性層周辺部に電流ブロック層を配した高効
率な半導体レーザ装置に関する。 ［従来の技術］ 現在実用的な半導体レーザとしては、活性層の」１下か
ら禁制帯幅の広いＰ型、ｎ型層のクラッド層で挾んだダ
ブルへテロ構造の発光領域を構成し、かつ活性領域への
電流閉じ込め効果を高めるため、活性層の周辺に電流ブ
ロック層設ける構造のものが用いられている。電流ブロ
ック層として、Ｐ型ＩｎＰとｎ型ＩｎＰを交互に形成し
たＢＣ（Ｂｕｒｊ、ｅｄ　Ｃｒｅｓｃｅｎｔ）型レーザ
（ジャーナル　詞゛ブライトウェーブ　テクノロジ″Ｊ
　、　ｏｆ　Ｌｉｇｈｔ＋＋ａｖｅＴｅｃｈｎｏｌｏｇ
ｙ　　、第ＬＴ−３巻、第９７８−９８４３ 頁、１９８５）あるいは半絶縁性電流ブロック層上及び
発光領域を形成するメサの側壁に基板あるいはクラッド
のＩｎＰよりも大きな禁制帯幅をもつ歪み半導体である
ＩｎＧａＰ層を設ける構造をもツＢ　Ｈ（Ｂｕｒｉｅｄ
　Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）型レーザ（アイ・
イー・イー・イー　ジャーナル　オブカンタム　エレク
トロニクス“ＩＥＥＥ　Ｊ、ｏｆ　　Ｑｕａｎｔｕｍ　
Ｅｌｅｃｔｒｏｎｉｃｓ”第ＱＥ−２５巻　第１３６２
〜１３６８頁　王９８９年）が知られている。

【発明が解決しようとする課題】

従来知られている半導体レーザは、高温時において、リ
ーク電流成分が増加し、発光効率が低下するため、一般
に使用可能な温度の上限が８０’Ｃ程度に限られていた
。 上記の歪み層を有するＢＨ型レーザでは、歪み層をメサ
側部にも設けている。しかし、通常メサ側部あるいは、
メサと基板で形成される隅に所定の厚さの歪み層を形成
することは困難で、そのため、禁制帯内に欠陥準位が発
生し、電流阻止機能が失効する。また、活性層に接して
そのような欠陥層が存在すると活性層自体にも格子欠陥
を生じ、電子、正札の再結合が適切に行なわれず、熱を
発生し、レーザ発振が阻害されることがある。 本発明の主な目的は、」１記問題を解決し、８０°Ｃ以
上の高温でも高効率な連続発振が可能な半導体レーザを
実現することである。 １課題を解決するための手段］ 上記の目的を達成するために、半導体基板上に、光を放
出する活性層を含む発光領域と、上記活性層に電流を注
入し光を放出するための電極と、上記電流を有効に上記
活性層に注入するために上記活性層周辺部に電流を阻止
するための電流ブロック層が形成された半導体レーザに
おいて、上記電流ブロック層の少なくとも一部に、禁制
帯幅が上記半導体基板あるいは」１記発光領域を構成す
る半導体の禁制帯幅より大きい半導体層を−に記発光領
域の外周部に平坦層として形成した。 ここで平坦層とは屈曲部をもたず、−］二記基板に垂直
な層を除くことを意味する。 」１記平坦層を形成する好ましい半導体としてはＩｎＰ
に格子整合したＩｎＧａＡｌＡｓもしくはＩ　ｎ　Ａ　
Ｑ　Ａ　ｓがある。又、格子定数が上記半導体基板の格
子定数と異なる歪み層もしくは歪み超格子でもよい。上
記具なる歪み層もしくは歪み超格子としてＩ　ｎ　Ｇ　
ａ　Ａ　Ｑ　Ａ　ｓもしくはＩ　ｎ　Ａ　Ｑ　Ａ　ｓの
歪み層もしくはＩｎＧａＡｌＡｓもしくはＩｎＡ　Ｑ　
Ａ　ｓを含む歪み超格子が効果的である。また、Ｇ　ｎ
　Ａ　Ｑ　Ａ　ｓ、ＩｎＧａＡｓＰ、ＩｎＧａＡＱ、Ｐ
、ＩｎＧａＰもしくはＩ　ｎ　Ａ　ｎ　Ｐの歪み超格子
でもよい。更に■−■族半導体でも同様の効果を得る。 また、上記電流ブロック層は上記平坦層のみで構成する
もの、他の電流ブロック機能を持つ半導体層と組み合わ
せても良い。 上記電流ブロック機能を持つ半導体層としては導電型が
ｐ型である半導体と導電型がｎ型である半導体からなる
半導体をｐｎｐｎ型電流ブロック構造となるように形成
するもが適用できる。 又、本発明は上目的を解決するために、広い禁制帯幅を
持つ層を活性層と非接触とすることによって、活性層に
歪みによる応力をかけないようにして活性層の動作を適
切に行なえるようにした。 なお、発光領域の形状としては半導体基板」二に、発光
領域のメサ式１〜ライブを形成し、上記メサストライプ
の両側に上記平坦層を含む電流ブロック層を埋込層とし
形成したもの、活性層平面が円形形状で、光照射方向が
垂直のもの、活性層の断面形状が湾曲したいわゆるＢＣ
（ベリード　クレセント　Ｂ　ｕ　ｒ　ｊ、　ｅ　ｄ　
　Ｃｒ　ｅｓ　ｃ　ｅ　ｎ　ｔ　）型でも良い。

【作用］ 第２図は、従来のＢＣ型レーザの断面模式図である。本
構造では、高温時にはｎ−ＩｎＰクラッド層９からｐ　
−Ｉ　ｎ　Ｐ電流ブロック層３を通してｎ−１ｎＰ電流
ブロック層２へ電子が注入され、その結果、リーク電流
が増加していた。 本発明の構造では、第工図に示しである通り、ｎ−Ｉｎ
Ｐクラッド層９からｐ−ＩｎＰ電流ブロック層２への電
子注入を塞ぎ止めるために、禁制帯幅ＩｎＰより大きい
半導体層、歪み層もしくは歪み超格子４を設けている。 その結果、高温でも７− リーク電流成分が小さく高効率でレーザ発振を行なうこ
とができる。 ＩｎＰよりもＭＩｌｌ帯幅の大きいｍ−■旗手導体材料
としては、 （Ａ　（ｌ　ｘＧ　ａ　１−Ｘ）Ｙ　Ｉ　ｎ　、−ＹＡ
　Ｓや（Ａ　Ｑ　ｘＧ　ａ　１−Ｘ）Ｙ　Ｉ　ｎ　、−
ＹＰ等が挙げられる。 第３図及び第４図はケイシー（Ｈ，Ｃ０Ｃａ５ｅｙ　）
およびバニッシュ（Ｍ、Ｂ、Ｐａｎ１ｓｈ）著の「ヘテ
ロスｈラクチャ　レーザーズ、パート　ビー第４４Ｎ４
５頁（Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ　　Ｌａ５ｅｒ
＋；Ｐａｒｔ　　Ｂ　　ｐｐ、４４−４５）から引用し
た。 （Ａ　Ｑ　ｘＧ　ａ　ｔ−Ｘ）Ｙ　Ｉ　ｎ　１−ｖＡ、
　ｓ及び（Ａ、　Ｑ　ｘＧａｘ−ｘｈＩ　ｎニーＹＰの
禁制帯幅と格子定数の組成依存性を示したものである。 第３図において、ＩｎＰに格子整合する範囲が点線で示
されている。Ｘ”１．ｙ：ｏ、４８つまりＩ　ｎ　ｏ＋
　５□Ａ１□４！ＩＡｓでは禁制帯幅が最大となり、そ
の値は１．．５０ｅＶ程度であり、ＩｎＰの禁制帯幅１
．３５ｅＶより０．１５ｅＶはど大きいことが分かる。 また、Ｉ　ｎ　、ｖＡ　Ｑ　ＹＡ　Ｓにおいてｙ＞０．
４８では格子不整合が生しるが禁制帯幅をさらに大きく
できる。　　　この格子不整合なＩ　ｎ　１−ｙＡ　ｆ
ｌ　ｙＡ　ｓは、各層の膜厚を１０ｎｍ以下程度にした
単層膜または歪超格子にすることによって欠陥を生しる
ことなしに成長することができる。また、第４図は（Ａ
　ＱｘＧ　ａ、−ｘ）ｖＩ　ｎＩ　Ｙｐ系であるが、　
　ＩｎＰより禁制帯幅の大きな組成はＩｎＰに対し格子
不整合となるが、上記と同様に歪超格子にすることで実
現できる。 第５図は、縦軸にＩｎ□−ｘＡ　Ｑ　ＸＡ、　Ｓおよび
Ｉｎ□−ｘＧａｘＰの禁制帯幅ＥｇとＩｎＰの禁制帯幅
Ｅｇ　（ＩｎＰ）の差をとり、横軸にＩｎＰの格子定数
を持つ半導体」二に成長した場合の引張り歪をとった計
算値である。同図において、歪による禁制帯幅の変化お
よび重い正孔帯と軽い正孔帯の分離効果を考慮している
。ＩｎＧａＰでは組成変化による禁制帯幅の増加率が小
さいこと、　また、ＧａＰの格子定数が小さく引張り歪
が太きいため、ＩｎＡ氾Ａｓよりも不利である。 一方、第６図に、マシューズ等のモデル［ジャ−ナル　
オブ　クリスタル　グロース（Ｊ、Ｃｒｙｓｔａｌ　　
Ｇｒｏｗｔｈ）、第２７巻、第１１８〜１２５頁、１９
７４年コによって計算した、ＩｎＰに対する格子不整合
率と臨界膜厚ｈｃの関係を示した。本モデルは必ずしも
実験と一致するといえないが、少なくとも、単一膜とし
て格子不整合率４％以上の半導体を使うことは望ましく
ないことが分かる。また、第７図及び第８図を用いて本
発明の構造が電流リーク低減に有効であることの計算機
シミュレーション結果を示す。第７図は、従来型ＢＣレ
ーザの８５℃、１．３■における電流分布を流線表示し
たものである。明らかに多量の電流が活性層以外にリー
クしていることが分かる。第８図は、０．１μｍの厚さ
のＩ　ｎ　ＯＨ５□Ａｆｌ。１１１Ａｓ電流ブロック層
４を導入した本発明の半導体レーザにおける電流分布で
ある。　温度８５℃、電圧１．３Ｖ、光出力６ｍＷであ
るが、電流リークは見られない。 【実施例】 実施例１ 第１図は本発明による半導体レーザの第１の実施例の平
面図を示す。本実施例はＢＣ型半導体レーザで、ｐ型Ｉ
ｎＰ基板１上の中央部（溝部６）にｐ−ＩｎＰのクラッ
ド層７、三日月型の　ＩｎＧ　ａ　Ａ　ｓ　Ｐからなる
活性Ｍ８とｎ−ＩｎＰ電流ブロック層９の一部からが構
成されている。発光領域は紙面に垂直方向に延びたスト
ライプを構成する。上記溝６、即ち発光領域の両側かつ
基板１の上面には順次ｎ−ＩｎＰ層２．ｐ−１ｎＰ層３
、ｐ　　Ｉ　ｎ　ａ　＋ｇ２　Ａ　Ｑｏ　、４１１Ａ　
Ｓ　４及びｎ−ＩｎＰ層５からなる電流ブロック層が形
威されている。ｐ−Ｉ　ｎｌｌ、、＝□Ａ　ｆｌ。、、
ｌｌＡｓ　４は発光領域７．８及び基板１より広い禁制
帯幅を持つ半導体層で、溝６の両側に平面層を形威して
いる。また活性層とは分離された状態で形威されている
。ｐ型ＩｎＰ基板１千面には下部電極１２、ｎ−ＩｎＰ
クラッド層９の上面には一部は１ＭＡ縁膜１０を介して
上部電極１１が形威されている。 第１図の半導体レーザの製造方法について述べる。 １− ｐ型ＩｎＰ基板１上に、ＭＯＣＶＤ法によりｎ−ＩｎＰ
電流ブロック層２（ドナー濃度Ｎｏ＝ＩＸ　１０　”ｃ
ｍ−’、厚さ０．８ｐｍ）、ｐ−ＩｎＰ電流ブロック層
３　（アクセプタ濃度Ｎ＾＝ＩＸ１０１Ｂｃｍ−３、厚
さ１．０ｐｍ）、Ｐ−Ｉｎ０−５２ＡＱ、、。Ａｓ電流
ブロック１４　（アクセプタ濃度ＮＡ：　Ｉ　Ｘ　１０
”ｃｍ−３、厚さ０．１μｍ）、ｎ−ＩｎＰ層５（ドナ
ー濃度Ｎｏ＝　Ｉ　Ｘ　１０　”ｃｍ−３厚さ０．１μ
ｍ）を順次形成する。続いて、酸化膜をマスクとして通
常のウェットエツチング法により、ｎ−ＩｎＰ電流電流
クロッ９Ｍ２き抜けるまで食刻することで溝６を形成す
る。 その後、液相成長法を用いて、ｐ−ＩｎＰクラッド層７
　（ＮＡ＝　Ｉ　Ｘ　　１０１Ｂａｍ−３）　、アンド
ープＩ　ｎ　Ｇ　ａ　Ａ　ｓ　Ｐ活性層８（バンドギャ
ップ波長λｇ＝１．３μｍ、中心膜厚Ｑ、１６μｍ）、
ｎ−ＩｎＰクラッドＭ　９　（Ｎｏ＝　Ｉ　Ｘ　１０１
１１ｃｍ−３）を順次図のように形威する。その後、Ｓ
ｉ○２絶縁膜１０をＣＶＤ法で形威し、コンタクト孔を
設けた後、最後に蒸着法を用いてｎ型電極１１とｐ型２
− 電極１２を形成することにより第１図に示す実施例の半
導体レーザ装置を作製した。 上記実施例の装置においては、１７０℃までＣＷ発振し
、１．　Ｏ０℃における効率は０．１０ｍＷ／　ｍ　Ａ
であった。従来例では、ＣＷ発振限界温度が１３０℃付
近、１００℃における効率は０．０３ｍＷ／ｍＡ程度で
あり、特性が大幅に改善されている。 実施例２ 第９図は本発明による半導体レーザの第２の実施例の断
面構造を示す。実施例１との主な違いは発光領域をｐ−
ＩｎＰのクラッドＭ２２、アンドープＩ　ｎ　Ｇ　ａ　
Ａ　ｓ　Ｐ活性層２３．ｎ−ＩｎＰクラッド層２４がメ
サ構造となって、電流ブロック層の一部を構成する、広
い禁制帯幅を持つ層２７がｐ−ＩｎＡ党Ａｓである点で
ある。 本実施例の製造方法について説明する。 ｐ型ＩｎＰ基板２１上に、ＭＯＣＶＤ法によりｐ　−Ｉ
　ｎ　ＰクラッドＮ２２（厚さ１μｍ）、アンドープＩ
　ｎ　Ｇ　ａ　Ａ　ｓ　Ｐ活性層２３（厚さ０．１４μ
ｍ）、ｎ−ＩｎＰクラッド層２４（厚さ０．３μｍ）を
順次成長じた後、通常のウェットエツチング法によりメ
サを形成する。その後、液相成長法を用いてｐ−ＩｎＰ
層２５、ｎ−ＩｎＰ電流電流クロッ９層２６　　ｌ　ｎ
。＋６２Ａ　ｎ　０６４１１”　Ｓ電流ブロック層２７
、ｎ−ＩｎＰ埋込層２８を順次図に示すように成長する
。その後、５ｉｎ２絶縁膜２９をＣＶＤ法で形成し、コ
ンタクト孔を設けた後、最後に蒸着法を用いてｎ型電極
３０とｎ型電極３１を形成する。 本実施例の半導体レーザに置いては１６０℃までＣＷ発
振し、１００℃における効率は０．０８ｎ　Ｗ　／　ｍ
　Ａであった。 実施例３ 次に本発明による半導体レーザの第３の実施例について
説明する。半導体レーザ断面構制及び作製方法は第１の
実施例（第１図）と基本的に同じである。 本実施例では、電流ブロック層のｐ−Ｉｎ。、、２Ａｎ
。、、、、Ａｓの代わりに歪超格子を用いることに特徴
がある。歪超格子は厚さ５ｎｍのＩ　ｎ　（１＊　３Ａ
ｆｌ。、７Ａｓと５ｎｍのＩｎＰを交互に１０周期形成
した。また、本歪超格子にはＰ型不純物を１×１０１１
１ｃｍ−３−様にドープする。それ以外は実施例１と同
様である。本実施例において、２００℃までＣＷ発振し
、１００℃における効率は０．１２ｍ　Ｗ　／　ｍ　Ａ
であった。 実施例４ 第１０図は本発明による半導体レーザの第４の実施例の
断面図を示す。 ｎ型ＩｎＰ基板４１上に輻↓μｍのストライプ状活性層
４２がアンドープＩ　ｎ　Ｇ　ａ　Ａ　ｓ　Ｐで形成さ
れ、活性層４２の両側に活性層４２と同じ厚さの電流ブ
ロックＮ４５がＩ　ｎ　Ａ　ｎ　Ａ　ｓで埋込層として
形成され、その上にｐ−ＩｎＰクラッド層４３及びｐ　
−Ｉ　ｎ　Ｇ　ａ　Ａ　ｓ　Ｐキャップ［４４が順次積
層されている。 本実施例の製造方法について述べる。ｎ型ＩｎＰ基板４
１上に、有機金属熱分解（ＭＯＣＶＤ）法により、アン
ドープＩ　ｎ　Ｇ　ａ　Ａ　ｓ　Ｐ活性層４２５− （バンドギャップ波長λｇ＝１．３μｍ、　厚さ０．１
５μｍ）、ｐ−ＩｎＰクラッド層４３（アクセプタ濃度
ｌ×１０１８ＣＩ１１−３厚さ１．５μｍ）、ｐ　−Ｉ
　ｎ　Ｇ　ａ　Ａ　ｓ　Ｐキャラプ層４４　（λ□＝１
．２μｍ、アクセプタ濃度２　Ｘ　１０　”ｃｍ−３、
厚さ０．５μｍ）を順次形成する。続いて、酸化膜をマ
スクとして通常のウェットエツチング法により、活性層
４２に達するまで食刻することで＠５μｍのメサを形成
する。次に硫酸、過酸化水素及び水の混合液を用いて、
ＩｎＧａＡｓＰである活性層４２を２μｍ程度選択的に
両側からサイドエツチングすることで、活性層４２の幅
をｌｔｔｍ程度とクラッド層４３に比べ狭くする。その
後再びＭＯＣＶＤ法を用いて、アンドープ　Ｉｎ（１＊
５２ＡＱ、０．Ａｓ埋込層４５を活性Ｊ１４２の両側部
に１μｍずつ設ける。最後にｎ型電極４６とｎ型電極４
７を蒸着することにより１本実施例の半導体レーザが作
製される。上記実施例において５０℃で前端面からの光
に対する微分効率は　０．２０ｍ　Ｗ　／　ｍ　Ａであ
り、５０℃で光出力１０ｍＷにお６− いて１０　Ｇ　Ｈｚの帯域が得られた。 実施例５ 第１１図は本発明による半導体レーザの第５の実施例の
製造工程を示す。 ｐ型ＩｎＰ基板５１上に、ＭＯＣＶＤ法によりアンドー
プＩ　ｎ　Ｇ　ａ　Ａ　ｓ　Ｐ活性層５２　（厚さ０．
１μｍ、禁制帯幅波長１．５３７ｚｍ）、アンドープ　
Ｉ　ｎ　Ｇ　ａ　Ａ　ｓ　Ｐ光ガイドＭ５３　（厚さ０
゜１μｍ、禁制帯幅波長１．２７μｍ）を順次成長する
。続いて、酸化膜５４をマスクとして通常のウェットエ
ツチング法により、Ｉ　ｎ　Ｇ　ａ　Ａ　ｓ　Ｐである
光ガイド層５３と活性Ｊ’ｉ５２を選択的に食刻するこ
とで、活性層５２の幅を１μｍ程度にする。 その後再び、ＭＯＣＶＤ法を用いて、ｐ型ＩｎＰ（アク
セプタ濃度Ｉ　Ｘ　１０１７ｃｍ−３）５５と、Ｉ　ｎ
、、　７Ｇａｏ、　３Ｆ　（厚さ４０人）５６をメサス
トライプの両側にほぼ平坦に設ける。次に、酸化膜５４
を除去した後、ＭＯＣＶＤ法を用いて、ｎ−ＩｎＰクラ
ッド層５７（ドナー濃度７Ｘ１０１７Ｃｍ−３、厚さ２
μｍ）を戒長し、最後に、ｎ型電極５８とｐ型電極５９
を蒸着することにより、本実施例の半導体レーザが作成
される。」１記実施例において１４０までＣＷ発振し、
１００℃における効率は０．０６ｍＷ／ｍＡであった。 実施例６ 次に本発明の第６の実施例について説明する。 第６の実施例の構成、作成方法は基本的には第５の実施
例（第］」図）と同じである。 本実施例では、第↓１図のＩｎＧａＰ電流ブロック層５
６の代わりに、Ｉ　ｎｏｌＡ　Ｑｏ、６Ａ　ｓ　　（１
％さ１００入）とｎ−ＩｎＰ（厚さ５００Å）（ただし
、Ｉ　ｎ。、４Ａ　ｆｌ。、６Ａ　ｓを先に成長する）
の２層構造を用いている点に特徴を持ち、それ以外は実
施例５と同様である。本実施例において、２０００Ｃま
でＣＷ発振し、１．　Ｏ０℃における効率は０．１３ｍ
Ｗ／ｍＡであった。 実施例７ 次に本発明の第７の実施例について説明する。 第７の実施例の構成１炸成方法は基本的には第５の実施
例（第１１図）と同じである。 本実施例では、ＩｎＧａＰ電流ブロック層５６の代わり
に、Ｉ　ｎ　Ｐに格子整合したＺｎ５ｅＴｅを用いるこ
とに特徴がある。それ以外は実施例５（第１↓図）と同
様である。本実施例において、２００℃までＣＷ発振し
、１００℃における効率は０．１２ｍＷ／ｍＡであった
。本実施例以外に、ＺｎＳＴｅ、ＣｄＳｅＴｅ、Ｃｄ５
Ｔｅといった■−■族半導体も適用できる。　また、必
ずしもＩｎＰに格子整合している必要は無く、歪層ある
いは歪超格子でもよい。 なお、本発明は、上述の実施例に示した以外の構造にも
有効である。例えば、基板よりも禁制帯幅の広い半導体
もしくは歪超格子は、ｎ型ブロツク層の一部あるいは全
体に用いることができる。 また、ｐ型及びｎ型電流ブロック層全体に用いても良い
。また、半導体基板あるいはクラッド層より広い禁制帯
幅を持つ電流ブロック層と組み合わされる電流ブロック
層は、アンドープもしくは半絶縁性（Ｆｅドープ等）で
も同様の効果がある。 また、基板の導電型もｐ型に限らず、ｎ型、半９ 絶縁性基板を用い上部に電極をとる構造でも効果がある
。 さらに、本発明は、電流ブロック層構造（電流狭窄構造
）をもつ半導体素子、例えば、分布帰還型（ＤＦＢ）レ
ーザ、ブラッグ反射型（ＤＢＲ）レーザ、波長可変レー
ザ、外部共振器付きレーザ、垂直共振器型面発光レーザ
、発光ダイオード、光変調器、光スィッチにも適用でき
る。また、波長も１．３μｍに限らず、半導体レーザで
発振可能な波長領域の材料全般に適用可能である。

【発明の効果】

本発明によれば、従来実用温度限度とされた８０℃以上
の高温下においてもリーク電流成分を小さくし、連続（
ＣＷ）発振できるので、半導体レーザの効率の向上、使
用可能温度範囲の拡大、信頼性の向上に効果がある。ま
た、電流ブロック層を基板平面と垂直及び水平の両方を
設けることによって生じる格子欠陥による引っ張り歪に
原因する不都合を防止できる。

【図面の簡単な説明】

０− 第１図、第９図、第１０図、及び第１−１図はいずれも
本発明による半導体レーザの実施例の断面図、第２図は
従来のＢＣ型半導体レーザの断面図、第３図はの禁制帯
幅と格子定数の関係を示すマツプ図、第４図は禁制帯幅
と格子定数の関係を示すマツプ図、第５図は工ｎ　Ａ　
Ｑ　Ａ　ｓとＩｎＧａＰのＩｎＰに対する格子不整合率
と臨界膜厚の関係の計算図、第６図はＩｎＰの格子不整
合率と臨界膜厚の関係を示す図、第７図は従来のＢＣ型
半導体レーザの計算機シミュレーション結果による電流
分布図、第８図は本発明による半導体レーザの１実施例
における計算機シミュレーション結果による電流分布図
を示す。 １・・・ｐ−ＩｎＰ基板、２・・・ｎ−ＩｎＰ電流電流
クロッ９層・・・ｐ−ＩｎＰ電流電流クロッ９層・・・
ｐ　−Ｉ　ｎ　Ａ　Ｑ　Ａ　ｓ電流ブロック層、５−ｎ
−ＩｎＰ層、６・・・溝、７・・・ｐ−ＩｎＰクラッド
層、８・・・ＩｎＧａ　Ａ　ｓ　Ｐ活性層、９・・ｎ　
−Ｉ　ｎ　Ｐクラッド層、１０・・絶縁膜、１１・・・
ｎ電極、１２・・・ｐ電極、２１−　ｐ　−Ｉ　ｎ　Ｐ
基板、２２−　ｐ　−Ｉ　ｎ　Ｐクラツド層、２３−Ｉ
ｎＧａＡｓＰ活性層、２４−　ｎＩｎＰクラッド層、２
５−　ｐ　−Ｉ　ｎ　Ｐ層、２６・・ｎ−ＩｎＰ電流電
流クロッ９層　７−　ｐ　−Ｉ　ｎ　Ａ　ＱＡｓＡｓ電
流クロッ９層８・・・ｎ−ＩｎＰ埋込み層、２９・・・
絶縁膜、３０・・・ｎ電極、３１・・・ｎ電極、４ｌ−
ｎ−ＴｎＰ基板、４２−　Ｉ　ｎ　Ｇ　ａ　Ａ　ｓ　Ｐ
活性層、４３　・ｐ−ＩｎＰクラッド層、４４・・・ｐ
Ｉ　ｎ　Ｇ　ａ　Ａ　ｓ　Ｐキャラプ層、４５−　Ｉ　
ｎ　Ａ　Ｑ　Ａ　ｓ埋込み層、４６・・・ｎ電極、４７
・・・ｎ電極、５１・・ｐ−ＩｎＰ基板、５２−　Ｉ　
ｎ　Ｇ　ａ　Ａ　ｓ　Ｐ活性層、５３・・・Ｉ　ｎ　Ｇ
　ａ　Ａ　ｓ　Ｐ光ガイド層、５４・・・酸化膜、５５
−ｐ−ＩｎＰＭ、５６−　Ｉ　ｎ　Ｇ　ａ　Ｐ電流ブロ
ック層、５７・・・ｒｓ　−Ｉ　ｎ　Ｐクララド層、５
８・・・ｎ電極、５９・・ｎ電極。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に積層され、活性層とともに発光領域
   を形成する第１の半導体と、上記活性層に電流を注入す
   る電極と、上記発光領域周辺部の電流を阻止する電流ブ
   ロック層とを持ち、上記電流ブロック層の少なくとも一
   部が、上記半導体基板あるいは上記第１の半導体の禁制
   帯幅より広い禁制帯幅を持つ半導体で、かつ上記基板と
   並行な平坦部のみの第２半導体層で構成されたことを特
   徴とする半導体レーザ装置。 ２、半導体基板上に積層され、活性層とともに発光領域
   を形成する第１の半導体と、上記活性層に電流を注入す
   る電極と、上記発光領域周辺部の電流を阻止する電流ブ
   ロック層とを持ち、上記電流ブロック層の少なくとも一
   部が、上記半導体基板あるいは上記第１の半導体の禁制
   帯幅より広い禁制帯幅を持つ半導体で、かつ上記活性層
   と非接触に形成されたことを特徴とする半導体レーザ装
   置。 ３、請求項第１又は第２記載において、上記電流ブロッ
   ク層が更にｐ型及びｎ型半導体層を含むことを特徴とす
   る半導体レーザ装置。 ４、請求項第１又は第２記載において、上記発光領域が
   円形で、発光が上記半導体基板に垂直方向に出射される
   ように構成されたことを特徴とする半導体レーザ装置。 ５、請求項第１又は第２記載において、上記発光領域が
   メサストライプで構成され、上記発光領域及び上記電流
   ブロック層上部が上記活性層より禁制帯幅が大きく、上
   記第２の半導体層の禁制帯幅より小さい禁制帯幅をもつ
   第３の半導体層で形成されたことを特徴とする半導体レ
   ーザ装置。 ６、請求項第１、第２又は第３記載において、上記活性
   層断面形状が三日月型のＢＣ型で構成されたことを特徴
   とする半導体レーザ装置。 ７、請求項第１、第２、第３、第４、第５又は第６記載
   において、上記第２の半導体層が上記半導体基板の格子
   定数と異なる格子定数をもつ歪み層又は歪み超格子で構
   成されたことを特徴とする半導体レーザ装置。 ８、請求項第７記載において、上記半導体基板がＩｎＰ
   で、上記第２の半導体層がＩｎＧａＡｌＡｓ、ＩｎＡｌ
   Ａｓ又はＧａＡｌＡｓの歪み層又はＩｎＧａＡｌＡｓ、
   ＩｎＡｌＡｓ又はＧａＡｌＡｓを含む歪み超格子である
   ことを特徴とする半導体レーザ装置。 ９、請求項第７記載において、上記第２の半導体層がＩ
   ｎＧａＡｓＰ、ＩｎＧａＡｌＰ、ＩｎＧａＰ又はＩｎＡ
   ｌＰであることを特徴とする半導体レーザ装置。 １０、請求項第１、第２、第３、第４、第５又は第６記
   載において、上記第２の半導体層がＩｎＰに格子整合し
   たＩｎＧａＡｌＡｓ又はＩｎＡｌＡｓであることを特徴
   とする半導体レーザ装置。 １１、請求項第１、第２、第３、第４、第５又は第６記
   載において、上記第２の半導体層がII−VI族半導体であ
   ることを特徴とする半導体レーザ装置。