JPH0541559A - 半導体レーザ - Google Patents
半導体レーザInfo
- Publication number
- JPH0541559A JPH0541559A JP19631891A JP19631891A JPH0541559A JP H0541559 A JPH0541559 A JP H0541559A JP 19631891 A JP19631891 A JP 19631891A JP 19631891 A JP19631891 A JP 19631891A JP H0541559 A JPH0541559 A JP H0541559A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- layer
- inp
- current block
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 半導体レーザの無効電流を抑制することによ
り、低しきい値で高温特性に優れた半導体レーザを実現
する。 【構成】 ＩｎＧａＡｓＰ／ＩｎＰ系半導体レーザにお
いて、基板側クラッド層１６と活性層１４以外の部分が
接するｐｎ接合界面の全部あるいは一部分に、Ｉｎの組
成ｘが０．５３よりも大きいＩｎx Ｇａ1 - x ＡｓとＩ
ｎＰを交互に積層させた歪超格子構造１５を有する電流
ブロック層構造を有する。
り、低しきい値で高温特性に優れた半導体レーザを実現
する。 【構成】 ＩｎＧａＡｓＰ／ＩｎＰ系半導体レーザにお
いて、基板側クラッド層１６と活性層１４以外の部分が
接するｐｎ接合界面の全部あるいは一部分に、Ｉｎの組
成ｘが０．５３よりも大きいＩｎx Ｇａ1 - x ＡｓとＩ
ｎＰを交互に積層させた歪超格子構造１５を有する電流
ブロック層構造を有する。
Description
【０００１】
【産業上の利用分野】本発明は電流ブロック層構造を有
する半導体レーザに関し、特に加入者光伝送に用いるホ
スタイル仕様の半導体レーザに関する。
する半導体レーザに関し、特に加入者光伝送に用いるホ
スタイル仕様の半導体レーザに関する。
【０００２】
【従来の技術】従来構造のｐｎｐｎサイリスタ型電流ブ
ロック層を有する半導体レーザにおいては、電流ブロッ
ク層と活性層との隙間を流れるリーク電流が問題とな
り、しきい値の上昇や高温特性の劣化を招いていた。こ
れはブロック層と活性層との隙間を流れるリーク電流に
対しては、基板側クラッド層との界面が順方向にバイア
スされるホモ接合になるため、この部分に拡散電位以上
の電圧が加われば容易に電流が流れてしまう。従ってこ
の部分の電気的抵抗を大きくしなければこれらの特性改
善は望めない。
ロック層を有する半導体レーザにおいては、電流ブロッ
ク層と活性層との隙間を流れるリーク電流が問題とな
り、しきい値の上昇や高温特性の劣化を招いていた。こ
れはブロック層と活性層との隙間を流れるリーク電流に
対しては、基板側クラッド層との界面が順方向にバイア
スされるホモ接合になるため、この部分に拡散電位以上
の電圧が加われば容易に電流が流れてしまう。従ってこ
の部分の電気的抵抗を大きくしなければこれらの特性改
善は望めない。
【０００３】
【発明が解決しようとする課題】本発明の目的はこの様
な従来型の電流ブロック構造の欠点を除去せしめて、低
しきい値でかつ高温特性に優れた半導体レーザを実現す
ることにある。
な従来型の電流ブロック構造の欠点を除去せしめて、低
しきい値でかつ高温特性に優れた半導体レーザを実現す
ることにある。
【０００４】
【課題を解決するための手段】本発明の半導体レーザは
電流ブロック構造を有する半導体レーザであって、基板
側クラッド層と活性層以外の部分が接するｐｎ接合界面
の全部あるいは一部に圧縮歪の歪超格子構造を有する電
流ブロック構造を備えることを特徴としている。
電流ブロック構造を有する半導体レーザであって、基板
側クラッド層と活性層以外の部分が接するｐｎ接合界面
の全部あるいは一部に圧縮歪の歪超格子構造を有する電
流ブロック構造を備えることを特徴としている。
【０００５】電流ブロック構造を有するＩｎＧａＡｓＰ
／ＩｎＰ系半導体レーザにおいて、基板側クラッド層と
活性層以外の部分が接するｐｎ接合界面の全部あるいは
一部分に、Ｉｎの組成ｘが０．５３よりも大きいＩｎx
Ｇａ1 - x ＡｓとＩｎＰを交互に積層させた歪超格子構
造を有する電流ブロック層構造によって上記の課題を解
決できる。
／ＩｎＰ系半導体レーザにおいて、基板側クラッド層と
活性層以外の部分が接するｐｎ接合界面の全部あるいは
一部分に、Ｉｎの組成ｘが０．５３よりも大きいＩｎx
Ｇａ1 - x ＡｓとＩｎＰを交互に積層させた歪超格子構
造を有する電流ブロック層構造によって上記の課題を解
決できる。
【０００６】また、電流ブロック構造を有するＡｌＧａ
Ａｓ／ＧａＡｓ系半導体レーザにおいては、基板側クラ
ッド層と活性層以外の部分が接するｐｎ接合界面の全部
あるいは一部分に、ＩｎＧａＡｓとＡｌＧａＡｓを交互
に積層させた歪超格子構造を有する電流ブロック層の構
造によって上記の課題を解決できる。
Ａｓ／ＧａＡｓ系半導体レーザにおいては、基板側クラ
ッド層と活性層以外の部分が接するｐｎ接合界面の全部
あるいは一部分に、ＩｎＧａＡｓとＡｌＧａＡｓを交互
に積層させた歪超格子構造を有する電流ブロック層の構
造によって上記の課題を解決できる。
【０００７】
【作用】本発明の原理を材料をＩｎＰ／ＩｎＧａＡｓＰ
系レーザを例にして説明する。
系レーザを例にして説明する。
【０００８】Ｉｎの組成ｘが０．５３よりも大きなＩｎ
x Ｇａ1- x ＡｓとＩｎＰとを交互に積層させたＩｎx
Ｇａ1 - x Ａｓ／ＩｎＰ歪超格子（この場合圧縮歪）で
は、バンド不連続（特に価電子帯不連続）が大きくな
り、キャリア注入が起こりにくくなることが最近分かっ
てきた。これは、Ｉｎ0 . 5 3 Ｇａ0 . 4 7Ａｓ／Ｉｎ
Ｐヘテロ接合では価電子帯のエネルギー不連続が約３０
０ｍｅＶあるが、Ｉｎの組成を大きくしていくと、Ｉｎ
Ａｓ／ＩｎＰヘテロ接合において最高５２０ｍｅＶのエ
ネルギー不連続の値が得られる。この様に大きなエネル
ギー不連続があるとキャリヤ（この場合はホール）の注
入が妨げられ、電気的には大きな抵抗となる。
x Ｇａ1- x ＡｓとＩｎＰとを交互に積層させたＩｎx
Ｇａ1 - x Ａｓ／ＩｎＰ歪超格子（この場合圧縮歪）で
は、バンド不連続（特に価電子帯不連続）が大きくな
り、キャリア注入が起こりにくくなることが最近分かっ
てきた。これは、Ｉｎ0 . 5 3 Ｇａ0 . 4 7Ａｓ／Ｉｎ
Ｐヘテロ接合では価電子帯のエネルギー不連続が約３０
０ｍｅＶあるが、Ｉｎの組成を大きくしていくと、Ｉｎ
Ａｓ／ＩｎＰヘテロ接合において最高５２０ｍｅＶのエ
ネルギー不連続の値が得られる。この様に大きなエネル
ギー不連続があるとキャリヤ（この場合はホール）の注
入が妨げられ、電気的には大きな抵抗となる。
【０００９】図２は本発明の原理を説明するための図
で、この様子を模式的に示したものである。図２（ａ）
の従来構造の場合ＩｎＰのホモ接合に拡散電位を越える
順方向電圧が加わると、電子およびホールがｐｎ接合を
越えて注入され、電流が流れる。ところが図２（ｂ）の
本発明の構造では中間に歪Ｉｎx Ｇａ1 - x Ａｓ／Ｉｎ
Ｐ歪超格子が入るので、Ｉｎx Ｇａ1 - x Ａｓ／ＩｎＰ
ヘテロ界面でキャリヤの流れがある程度防げられる。従
って従来構造に比べて電気抵抗が大きくなり、リーク電
流を低減することが可能となる。
で、この様子を模式的に示したものである。図２（ａ）
の従来構造の場合ＩｎＰのホモ接合に拡散電位を越える
順方向電圧が加わると、電子およびホールがｐｎ接合を
越えて注入され、電流が流れる。ところが図２（ｂ）の
本発明の構造では中間に歪Ｉｎx Ｇａ1 - x Ａｓ／Ｉｎ
Ｐ歪超格子が入るので、Ｉｎx Ｇａ1 - x Ａｓ／ＩｎＰ
ヘテロ界面でキャリヤの流れがある程度防げられる。従
って従来構造に比べて電気抵抗が大きくなり、リーク電
流を低減することが可能となる。
【００１０】ＡｌＧａＡｓ／ＧａＡｓ系や他の材料にお
いても原理は同じである。
いても原理は同じである。
【００１１】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のＩｎＧａＡｓＰ／ＩｎＰ
系半導体レーザの断面を示す図である。歪超格子構造の
部分を部分拡大した図もあわせて示した。この素子の作
製に当たっては、まずｎ−ＩｎＰ基板上に約１μｍ厚の
ｎ−ＩｎＰクラッド層１６，０．１５μｍ厚のｎ−Ｉｎ
0 . 7 6 Ｇａ0 . 2 4 Ａｓ0 . 5 5 Ｐ0 . 4 5 活性層１
４，約１μｍ厚のｐ−ＩｎＰクラッド層１２を順次結晶
成長し、ＤＨウエハを作製する。次にＳｉＯ2 マスクを
用いて幅１．５μｍ，高さ１．５μｍのリッジ状に加工
し、ＭＯＶＰＥ法により３０オングストローム（Ａ）厚
のＩｎ0 . 8 Ｇａ0 . 2 Ａｓ１７，１００Ａ厚のＩｎＰ
１８を交互に５層成長し歪超格子層１５を形成した後、
引き続いて０．８μｍ厚のｐ−ＩｎＰ１２，０．７μｍ
厚のｎ−ＩｎＰ１３を順次成長する。フッ酸によりＳｉ
Ｏ2 マスクを除去した後、この上に１μｍ厚のｐ−Ｉｎ
Ｐ１２，０．５μｍ厚のｐ+ −ＩｎＧａＡｓ１１を成長
する。最後に基板を約１５０μｍの厚さまで研磨した
後、ｐ側およびｎ側に電極を形成する。このようにして
作製した本発明の電流ブロック構造を有する半導体レー
ザを、共振器長３００μｍのサイズに切り出し、シリコ
ン・ヒートシンク上にマウントした後電流−光出力特性
を評価した。
る。図１は本発明の一実施例のＩｎＧａＡｓＰ／ＩｎＰ
系半導体レーザの断面を示す図である。歪超格子構造の
部分を部分拡大した図もあわせて示した。この素子の作
製に当たっては、まずｎ−ＩｎＰ基板上に約１μｍ厚の
ｎ−ＩｎＰクラッド層１６，０．１５μｍ厚のｎ−Ｉｎ
0 . 7 6 Ｇａ0 . 2 4 Ａｓ0 . 5 5 Ｐ0 . 4 5 活性層１
４，約１μｍ厚のｐ−ＩｎＰクラッド層１２を順次結晶
成長し、ＤＨウエハを作製する。次にＳｉＯ2 マスクを
用いて幅１．５μｍ，高さ１．５μｍのリッジ状に加工
し、ＭＯＶＰＥ法により３０オングストローム（Ａ）厚
のＩｎ0 . 8 Ｇａ0 . 2 Ａｓ１７，１００Ａ厚のＩｎＰ
１８を交互に５層成長し歪超格子層１５を形成した後、
引き続いて０．８μｍ厚のｐ−ＩｎＰ１２，０．７μｍ
厚のｎ−ＩｎＰ１３を順次成長する。フッ酸によりＳｉ
Ｏ2 マスクを除去した後、この上に１μｍ厚のｐ−Ｉｎ
Ｐ１２，０．５μｍ厚のｐ+ −ＩｎＧａＡｓ１１を成長
する。最後に基板を約１５０μｍの厚さまで研磨した
後、ｐ側およびｎ側に電極を形成する。このようにして
作製した本発明の電流ブロック構造を有する半導体レー
ザを、共振器長３００μｍのサイズに切り出し、シリコ
ン・ヒートシンク上にマウントした後電流−光出力特性
を評価した。
【００１２】試作した素子は１．３μｍ帯で発振し、８
５℃，５ｍＷでの電流値は平均４０ｍＡ，最小３５ｍＡ
と良好で、従来構造のベストな値を上回る結果が得られ
ている。また最大光出力は両端面へき開で１５０ｍＷ、
片端面に高反射コーティングを施すことにより３００ｍ
Ｗが得られており、従来構造に比べて改善されている。
５℃，５ｍＷでの電流値は平均４０ｍＡ，最小３５ｍＡ
と良好で、従来構造のベストな値を上回る結果が得られ
ている。また最大光出力は両端面へき開で１５０ｍＷ、
片端面に高反射コーティングを施すことにより３００ｍ
Ｗが得られており、従来構造に比べて改善されている。
【００１３】図３は本発明の半導体レーザの第２の実施
例を説明するための図であり、図１とは異なる構造の半
導体レーザを示した。ＩｎＰ半導体基板上にｎ−ＩｎＰ
クラッド層３６、ｎ−Ｉｎ0 . 8 Ｇａ0 . 2 Ａｓ／Ｉｎ
Ｐ歪超格子層３５、ｐ−ＩｎＰ３２、ｎ−ＩｎＰ３３を
順次結晶成長する。フォトリソグラフィ法によりマスク
を形成し、エッチングによりストライプ状のＶ字型また
は逆台形の溝を形成する。マスクを除去したあと、その
溝の中にｎ−ＩｎＰ、ｎ−ＩｎＧａＡｓＰ活性層３４、
ｐ−ＩｎＰを順次形成し、さらにＰ−ＩｎＧａＡｓコン
タクト層３１を成長し、図３の半導体構造が得られる。
この素子においても従来より優れた低しきい値かつ高温
特性が得られた。
例を説明するための図であり、図１とは異なる構造の半
導体レーザを示した。ＩｎＰ半導体基板上にｎ−ＩｎＰ
クラッド層３６、ｎ−Ｉｎ0 . 8 Ｇａ0 . 2 Ａｓ／Ｉｎ
Ｐ歪超格子層３５、ｐ−ＩｎＰ３２、ｎ−ＩｎＰ３３を
順次結晶成長する。フォトリソグラフィ法によりマスク
を形成し、エッチングによりストライプ状のＶ字型また
は逆台形の溝を形成する。マスクを除去したあと、その
溝の中にｎ−ＩｎＰ、ｎ−ＩｎＧａＡｓＰ活性層３４、
ｐ−ＩｎＰを順次形成し、さらにＰ−ＩｎＧａＡｓコン
タクト層３１を成長し、図３の半導体構造が得られる。
この素子においても従来より優れた低しきい値かつ高温
特性が得られた。
【００１４】本発明は他の構造の半導体レーザにも応用
できる。また電流ブロック構造の超格子構造は他の材料
でもよい。例えばＩｎＧａＡｓＰ／ＩｎＰ系の半導体レ
ーザでは歪超格子構造の井戸層としてＩｎＧａＡｓの他
ＩｎＡｓ，ＩｎＳｂ、ＩｎＧａＳｂおよびこれらの混晶
を用いることができる。バリア層としてはＡｌＰ、Ｇａ
Ｐ，ＡｌＡｓ，ＧａＡｓ，ＡｌＳｂ，ＩｎＰおよびこれ
らの混晶を用いることができる。
できる。また電流ブロック構造の超格子構造は他の材料
でもよい。例えばＩｎＧａＡｓＰ／ＩｎＰ系の半導体レ
ーザでは歪超格子構造の井戸層としてＩｎＧａＡｓの他
ＩｎＡｓ，ＩｎＳｂ、ＩｎＧａＳｂおよびこれらの混晶
を用いることができる。バリア層としてはＡｌＰ、Ｇａ
Ｐ，ＡｌＡｓ，ＧａＡｓ，ＡｌＳｂ，ＩｎＰおよびこれ
らの混晶を用いることができる。
【００１５】ＡｌＧａＡｓ／ＧａＡｓ系のレーザではＩ
ｎＧａＡｓ／ＡｌＧａＡｓ歪超格子構造を用いることが
できる。他にも井戸層としてＩｎＡｓ，ＧａＡｓ，Ｉｎ
Ｓｂ，ＧａＳｂ及びそれらの混晶用いることができる。
バリア層としてＡｌＰ，ＧａＰ，ＡｌＡｓ及びそれらの
混晶を用いることができる。
ｎＧａＡｓ／ＡｌＧａＡｓ歪超格子構造を用いることが
できる。他にも井戸層としてＩｎＡｓ，ＧａＡｓ，Ｉｎ
Ｓｂ，ＧａＳｂ及びそれらの混晶用いることができる。
バリア層としてＡｌＰ，ＧａＰ，ＡｌＡｓ及びそれらの
混晶を用いることができる。
【００１６】その他ＡｌＧａＩｎＰ／ＧａＡｓ、ＧａＩ
ｎＰ／ＧａＡｓ系等ＩＩＩ−Ｖ族材料の半導体レーザに
適用することができる。
ｎＰ／ＧａＡｓ系等ＩＩＩ−Ｖ族材料の半導体レーザに
適用することができる。
【００１７】
【発明の効果】本発明の電流ブロック構造を有する半導
体レーザは、低しきい値、高温特性に優れており、１．
３μｍ帯加入者用のホスタイル仕様としてばかりでな
く、リーク電流が抑制されているので高出力動作も可能
であり、１．４８μｍ帯ファイバー・アンプ励起用ある
いは１．５５μｍ帯ＯＴＤＲ用の高出力の半導体レーザ
にも応用できる。また、幹線系用のＤＦＢレーザや半導
体光変調器等に用いても良い結果が期待できる。
体レーザは、低しきい値、高温特性に優れており、１．
３μｍ帯加入者用のホスタイル仕様としてばかりでな
く、リーク電流が抑制されているので高出力動作も可能
であり、１．４８μｍ帯ファイバー・アンプ励起用ある
いは１．５５μｍ帯ＯＴＤＲ用の高出力の半導体レーザ
にも応用できる。また、幹線系用のＤＦＢレーザや半導
体光変調器等に用いても良い結果が期待できる。
【図１】本発明の第１の実施例の半導体レーザを説明す
るための図である。
るための図である。
【図２】本発明の原理を説明するための図である。
【図３】本発明の第２の実施例の半導体レーザを説明す
るための図である。
るための図である。
１１、３１ ｐ+ −ＩｎＧａＡｓ １２、３２ ｐ−ＩｎＰ １３、３３ ｎ−ＩｎＰ １４、３４ ｎ−ＩｎＧａＡｓＰ活性層 １５、３５ ｎ−ＩｎＧａＡｓ／ＩｎＰ歪超格子層 １６、３６ ｎ−ＩｎＰ １７ ｎ−Ｉｎ0 . 8 Ｇａ0 . 2 Ａｓ １８ ｎ−ＩｎＰ
Claims (3)
- 【請求項１】 電流ブロック構造を有する半導体レーザ
であって、基板側クラッド層と活性層以外の部分が接す
るｐｎ接合界面の全部あるいは一部に圧縮歪の歪超格子
構造を有する電流ブロック構造を備えることを特徴とす
る半導体レーザ。 - 【請求項２】 電流ブロック構造を有するＩｎＧａＡｓ
Ｐ／ＩｎＰ系半導体レーザにおいて、基板側クラッド層
と活性層以外の部分が接するｐｎ接合界面の全部あるい
は一部分に、Ｉｎの組成ｘが０．５３よりも大きいＩｎ
x Ｇａ1 - x ＡｓとＩｎＰを交互に積層させた歪超格子
構造を有する電流ブロック層を備えることを特徴とする
半導体レーザ。 - 【請求項３】 電流ブロック構造を有するＡｌＧａＡｓ
／ＧａＡｓ系半導体レーザにおいて、基板側クラッド層
と活性層以外の部分が接するｐｎ接合界面の全部あるい
は一部分に、ＩｎＧａＡｓとＡｌＧａＡｓを交互に積層
させた歪超格子構造を有する電流ブロック層を備えるこ
とを特徴とする半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19631891A JPH0541559A (ja) | 1991-08-06 | 1991-08-06 | 半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19631891A JPH0541559A (ja) | 1991-08-06 | 1991-08-06 | 半導体レーザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0541559A true JPH0541559A (ja) | 1993-02-19 |
Family
ID=16355825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19631891A Pending JPH0541559A (ja) | 1991-08-06 | 1991-08-06 | 半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0541559A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01302791A (ja) * | 1988-02-02 | 1989-12-06 | Nec Corp | 埋込み構造半導体レーザ |
| JPH03174792A (ja) * | 1989-09-04 | 1991-07-29 | Hitachi Ltd | 半導体レーザ装置 |
-
1991
- 1991-08-06 JP JP19631891A patent/JPH0541559A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01302791A (ja) * | 1988-02-02 | 1989-12-06 | Nec Corp | 埋込み構造半導体レーザ |
| JPH03174792A (ja) * | 1989-09-04 | 1991-07-29 | Hitachi Ltd | 半導体レーザ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07235732A (ja) | 半導体レーザ | |
| US5847415A (en) | Light emitting device having current blocking structure | |
| JPH0732285B2 (ja) | 半導体レ−ザ装置 | |
| JP3024611B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP2882335B2 (ja) | 光半導体装置およびその製造方法 | |
| JPH05102600A (ja) | 半導体レーザ | |
| JPS6243357B2 (ja) | ||
| JP2697615B2 (ja) | 多重量子井戸半導体レーザ | |
| KR20010020581A (ko) | 매립형 헤테로구조를 갖는 형태의 레이저 다이오드 | |
| JP2812273B2 (ja) | 半導体レーザ | |
| JP3488137B2 (ja) | 光半導体装置およびその製造方法 | |
| US20040136427A1 (en) | Semiconductor optical device | |
| JP3241002B2 (ja) | 半導体レーザの製造方法 | |
| JPH0541559A (ja) | 半導体レーザ | |
| US7924896B2 (en) | Optical semiconductor device | |
| JP2550714B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| JP3403915B2 (ja) | 半導体レーザ | |
| JP2550729B2 (ja) | 半導体レーザ | |
| JP2002026455A (ja) | 半導体光素子およびその製造方法 | |
| JP2793464B2 (ja) | 半導体レーザ | |
| JP2004111743A (ja) | 半導体光素子 | |
| JP2743769B2 (ja) | 半導体レーザとその製造方法 | |
| JP2001345518A (ja) | 半導体レーザ素子 | |
| JP3638305B2 (ja) | 量子井戸結晶および半導体レーザならびにその製造方法 | |
| JPH08125263A (ja) | 多重量子井戸構造半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980609 |