JPH03175673A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03175673A JPH03175673A JP1315809A JP31580989A JPH03175673A JP H03175673 A JPH03175673 A JP H03175673A JP 1315809 A JP1315809 A JP 1315809A JP 31580989 A JP31580989 A JP 31580989A JP H03175673 A JPH03175673 A JP H03175673A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- oxide film
- silicon oxide
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 22
- 230000003647 oxidation Effects 0.000 claims abstract description 15
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 239000011229 interlayer Substances 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 238000003860 storage Methods 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000010030 laminating Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 101150025117 IL3 gene Proteins 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にダイナミッ
クメモリセルを有する半導体装置の製造方法に関する。
クメモリセルを有する半導体装置の製造方法に関する。
メモリＩＣの普及に伴い、高集積度と高品質に対する要
求がますます高まって来た。例えば、１トランジスタ形
メモリセル回路のゲート電極とコンデンサ電極間の耐圧
の改善も話題となっている。
求がますます高まって来た。例えば、１トランジスタ形
メモリセル回路のゲート電極とコンデンサ電極間の耐圧
の改善も話題となっている。
第２図（ａ）〜（ｄ）は従来のこの種の半導体装置の製
造方法を説明するための工程順に示した半導体チップの
断面図である。
造方法を説明するための工程順に示した半導体チップの
断面図である。
第２図（ａ）に示すように、Ｐ型車結晶シリコン基板１
１の表面に選択酸化法により所定のフィ−ルド酸化膜１
２を形成する。次に、フィールド領域以外の領域に熱酸
化法により熱酸化膜１３を形成してから気相成長法によ
り窒化シリコン膜１４を形成する。次に第２図（ｂ）に
示すように、窒化シリコン膜１４の表面にＣＶＤ法によ
り多結晶シリコン膜１５を形成する。次に、ホトリング
ラフィ技術により多結晶シリコン膜１５を等方性エツチ
ングして情報蓄積用コンデンサの他方の電極を形成する
。
１の表面に選択酸化法により所定のフィ−ルド酸化膜１
２を形成する。次に、フィールド領域以外の領域に熱酸
化法により熱酸化膜１３を形成してから気相成長法によ
り窒化シリコン膜１４を形成する。次に第２図（ｂ）に
示すように、窒化シリコン膜１４の表面にＣＶＤ法によ
り多結晶シリコン膜１５を形成する。次に、ホトリング
ラフィ技術により多結晶シリコン膜１５を等方性エツチ
ングして情報蓄積用コンデンサの他方の電極を形成する
。
次に、窒化シリコン膜１４をマスクとして熱酸１ヒ法に
より多結晶シリコン膜１５の表面部分を酸化して厚い酸
化シリコン膜１６を形成する。
より多結晶シリコン膜１５の表面部分を酸化して厚い酸
化シリコン膜１６を形成する。
次に、第２図（Ｃ）に示すように、酸化シリコン膜１６
をマスクとして窒化シリコン膜１４及び熱酸化膜１３の
二層を湿式で等方性エツチングする。
をマスクとして窒化シリコン膜１４及び熱酸化膜１３の
二層を湿式で等方性エツチングする。
次に、第２図（ｄ）に示すように、熱酸化法によりゲー
ト酸化膜１７を形成し、その後、気相成長法によりゲー
ト酸化膜１７と酸化シリコン膜１６を含む全表面に多結
晶シリコン膜を形成する。この多結晶シリコン膜を異方
性エツチングして所定のゲート電極１８を形成する。最
後に、多結晶シリコン膜１５、ゲート電極１８をマスク
として熱酸化法またはイオン注入法で高濃度のＮ＋型不
純物領域１９を形成してダイナミックメモリの１トラン
、ジスタメモリセルを製造していた。
ト酸化膜１７を形成し、その後、気相成長法によりゲー
ト酸化膜１７と酸化シリコン膜１６を含む全表面に多結
晶シリコン膜を形成する。この多結晶シリコン膜を異方
性エツチングして所定のゲート電極１８を形成する。最
後に、多結晶シリコン膜１５、ゲート電極１８をマスク
として熱酸化法またはイオン注入法で高濃度のＮ＋型不
純物領域１９を形成してダイナミックメモリの１トラン
、ジスタメモリセルを製造していた。
上述した従来の半導体装置の製造方法は、情報蓄積用コ
ンデンサの一方の電極である多結晶シリコン膜とゲート
電極との間にある眉間絶縁膜（１６〉の半導体基板（１
１）に近い下部に凹んだ端部を有し、その部分の膜厚が
薄くなっているので眉間絶縁膜の耐圧が低いという問題
があった。
ンデンサの一方の電極である多結晶シリコン膜とゲート
電極との間にある眉間絶縁膜（１６〉の半導体基板（１
１）に近い下部に凹んだ端部を有し、その部分の膜厚が
薄くなっているので眉間絶縁膜の耐圧が低いという問題
があった。
本発明の目的は、情報蓄積用コンデンサの一方の電極と
ゲート電極間の層間絶縁膜の耐圧が高く信頼性のある半
導体装置の製造方法を提供することにある。
ゲート電極間の層間絶縁膜の耐圧が高く信頼性のある半
導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、−導電型の半導体基
板の一主面の所定領域に、第１の酸化シリコン膜と窒化
シリコン膜を順次重ねて形成する工程、前記窒化シリコ
ン膜の表面にＣＶＤ法により多結晶シリコン膜を形成下
後不純物をドーピングする工程、前記多結晶シリコン層
を所定の形状にパターニングする工程、前記窒化シリコ
ン膜と第１の酸化シリコン膜を前記多結晶シリコン膜を
マスクとしてエツチング除去した後、熱酸化を行ない前
記多結晶シリコン膜上で前記半導体基板上より厚い第２
の酸化シリコン膜を形成する工程、及び前記第２の酸化
シリコン膜を前記多結晶シリコン股上に残して除去する
工程により、絶縁膜で囲まれた多結晶シリコン膜を一電
極とし前記第１の酸化シリコン膜と窒化シリコン膜の積
層膜を誘電体とするコンデンサを作成する工程をきむと
いうものである。
板の一主面の所定領域に、第１の酸化シリコン膜と窒化
シリコン膜を順次重ねて形成する工程、前記窒化シリコ
ン膜の表面にＣＶＤ法により多結晶シリコン膜を形成下
後不純物をドーピングする工程、前記多結晶シリコン層
を所定の形状にパターニングする工程、前記窒化シリコ
ン膜と第１の酸化シリコン膜を前記多結晶シリコン膜を
マスクとしてエツチング除去した後、熱酸化を行ない前
記多結晶シリコン膜上で前記半導体基板上より厚い第２
の酸化シリコン膜を形成する工程、及び前記第２の酸化
シリコン膜を前記多結晶シリコン股上に残して除去する
工程により、絶縁膜で囲まれた多結晶シリコン膜を一電
極とし前記第１の酸化シリコン膜と窒化シリコン膜の積
層膜を誘電体とするコンデンサを作成する工程をきむと
いうものである。
次に、本発明について図面を参照して説明する。第１図
＜ａ）〜（ｇ）は本発明の一実施例を説明するための工
程順に示した半導体チップの断面図である。
＜ａ）〜（ｇ）は本発明の一実施例を説明するための工
程順に示した半導体チップの断面図である。
第１図（ａ＞に示すように、第２図（ａ）に示した従来
と同一工程順で窒化シリコンＭ４までを形成する。次に
、窒化シリコン膜４の表面にＣＶＤ法により、多結晶シ
リコン膜５を形成した後、リンを５×・ｌ Ｑ １３０
Ｉｌ−３にドーピングする。
と同一工程順で窒化シリコンＭ４までを形成する。次に
、窒化シリコン膜４の表面にＣＶＤ法により、多結晶シ
リコン膜５を形成した後、リンを５×・ｌ Ｑ １３０
Ｉｌ−３にドーピングする。
次に第１図（ｂ）に示すように、ホトレジストをマスク
にして情報蓄積コンデンサ部をドライエツチングにより
形成しその後、第１図（ｃ）に示すように、この情報蓄
積用コンデンサ部の多結晶シリコン膜５以外の窒化シリ
コン膜４と熱酸化膜３を湿式でエツチングする。
にして情報蓄積コンデンサ部をドライエツチングにより
形成しその後、第１図（ｃ）に示すように、この情報蓄
積用コンデンサ部の多結晶シリコン膜５以外の窒化シリ
コン膜４と熱酸化膜３を湿式でエツチングする。
次に、第１図（ｄ）に示すように、温度９００°Ｃにて
熱酸化を行い、Ｐ型車結晶シリコン基板１表面の露出部
に厚さ２００〜３００ｎｍの酸化シリコン膜６ａを形成
すると多結晶シリコン膜５の表面には基板部の約２倍の
厚さの酸化シリコン膜６ｂが形成される。多結晶シリコ
ン膜５にドーピングされたリンによる増速酸化のためで
ある。このとき、窒化シリコン膜４の端部は上方へもち
あがる。
熱酸化を行い、Ｐ型車結晶シリコン基板１表面の露出部
に厚さ２００〜３００ｎｍの酸化シリコン膜６ａを形成
すると多結晶シリコン膜５の表面には基板部の約２倍の
厚さの酸化シリコン膜６ｂが形成される。多結晶シリコ
ン膜５にドーピングされたリンによる増速酸化のためで
ある。このとき、窒化シリコン膜４の端部は上方へもち
あがる。
次に、第１図（ｅ）に示すように、異方性ドライエツチ
ング装置により酸化シリコン膜のエツチングを行ない酸
化シリコン膜６ａを除去するが多結晶シリコン膜Ｓ上の
酸化シリコン膜は層間絶縁膜の一部として残しておく。
ング装置により酸化シリコン膜のエツチングを行ない酸
化シリコン膜６ａを除去するが多結晶シリコン膜Ｓ上の
酸化シリコン膜は層間絶縁膜の一部として残しておく。
次に、第１図（ｆ＞に示すように、熱酸化法によりゲー
ト酸化膜７を形成し、その後、気相成長法によりゲート
酸化膜７と酸化シリコン膜６ｂを含む全表面に多結晶シ
リコン膜を形成する。この多結晶シリコン膜を異方性エ
ツチングして所定のゲーＩ・電極８を形成する。
ト酸化膜７を形成し、その後、気相成長法によりゲート
酸化膜７と酸化シリコン膜６ｂを含む全表面に多結晶シ
リコン膜を形成する。この多結晶シリコン膜を異方性エ
ツチングして所定のゲーＩ・電極８を形成する。
このように、不純物をドーピングした多結晶シリコン膜
をマスクにして第１の酸化シリコン膜（熱酸化膜３）と
窒化シリコン膜４を除去したのち熱酸化を行ない、増速
酸化を利用して多結晶シリコン膜上で厚い第２の酸化シ
リコン膜を形成したのち、第２の酸化シリコン膜の薄い
部分（６ａ〉を除去することにより、従来例に比較する
と、情報蓄積用コンデサの一方の電極上の層間絶縁膜の
厚さを均一にすることができる。
をマスクにして第１の酸化シリコン膜（熱酸化膜３）と
窒化シリコン膜４を除去したのち熱酸化を行ない、増速
酸化を利用して多結晶シリコン膜上で厚い第２の酸化シ
リコン膜を形成したのち、第２の酸化シリコン膜の薄い
部分（６ａ〉を除去することにより、従来例に比較する
と、情報蓄積用コンデサの一方の電極上の層間絶縁膜の
厚さを均一にすることができる。
以上説明したように本発明は、多結晶シリコン膜５の表
面の層間絶縁膜を形成する時に、窒化シリコン膜４と第
１の酸化シリコン膜３をエツチング後に熱酸化を行ない
多結晶シリコン膜上で厚く第２の酸化シリコン膜を成長
させ、その後に異方性エツチングを行なうことにより、
層間絶縁膜を形成するので、層間絶縁膜の厚さが均一と
なり、コンデンサとゲート電極などの電極配線間の耐圧
が高くなり、コンデンサを含む半導体装置の信頼性を改
善できる効果かある。
面の層間絶縁膜を形成する時に、窒化シリコン膜４と第
１の酸化シリコン膜３をエツチング後に熱酸化を行ない
多結晶シリコン膜上で厚く第２の酸化シリコン膜を成長
させ、その後に異方性エツチングを行なうことにより、
層間絶縁膜を形成するので、層間絶縁膜の厚さが均一と
なり、コンデンサとゲート電極などの電極配線間の耐圧
が高くなり、コンデンサを含む半導体装置の信頼性を改
善できる効果かある。
第１図（ａ）〜（ｇ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｄ）は従来の半導体装置の製造方法を説明するた
めの工程順に示した半導体チップの断面図である。 １．１１・・・Ｐ型シリコン基板、２・・・第１の酸化
シリコン膜、１２・・・酸化シリコン膜、３，１３・・
・熱酸化膜、４．１４・・・窒化シリコン膜、５，８゜
１５．１８・・・多結晶シリコン膜、６・・・酸化シリ
コン膜、６ａ、６ｂ・・・第２の酸化シリコン膜、９゜
１９・・・Ｎ＋型ソース領域。
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｄ）は従来の半導体装置の製造方法を説明するた
めの工程順に示した半導体チップの断面図である。 １．１１・・・Ｐ型シリコン基板、２・・・第１の酸化
シリコン膜、１２・・・酸化シリコン膜、３，１３・・
・熱酸化膜、４．１４・・・窒化シリコン膜、５，８゜
１５．１８・・・多結晶シリコン膜、６・・・酸化シリ
コン膜、６ａ、６ｂ・・・第２の酸化シリコン膜、９゜
１９・・・Ｎ＋型ソース領域。
Claims (1)
- 一導電型の半導体基板の一主面の所定領域に、第１の酸
化シリコン膜と窒化シリコン膜を順次重ねて形成する工
程、前記窒化シリコン膜の表面にＣＶＤ法により多結晶
シリコン膜を形成下後不純物をドーピングする工程、前
記多結晶シリコン層を所定の形状にパターニングする工
程、前記窒化シリコン膜と第１の酸化シリコン膜を前記
多結晶シリコン膜をマスクとしてエッチング除去した後
熱酸化を行ない前記多結晶シリコン膜上で前記半導体基
板上より厚い第２の酸化シリコン膜を形成する工程、及
び前記第２の酸化シリコン膜を前記多結晶シリコン膜上
に残して除去する工程により、絶縁膜で囲まれた多結晶
シリコン膜を一電極とし前記第１の酸化シリコン膜と窒
化シリコン膜の積層膜を誘電体とするコンデンサを作成
する工程を含むことを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1315809A JPH03175673A (ja) | 1989-12-04 | 1989-12-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1315809A JPH03175673A (ja) | 1989-12-04 | 1989-12-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03175673A true JPH03175673A (ja) | 1991-07-30 |
Family
ID=18069817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1315809A Pending JPH03175673A (ja) | 1989-12-04 | 1989-12-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03175673A (ja) |
-
1989
- 1989-12-04 JP JP1315809A patent/JPH03175673A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3038088B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2503621B2 (ja) | 半導体装置の製造方法 | |
| JPH03175673A (ja) | 半導体装置の製造方法 | |
| JPS63229845A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0196950A (ja) | 半導体装置の製造方法 | |
| JPH02208960A (ja) | 半導体装置の製造方法 | |
| JP2870134B2 (ja) | 半導体装置の製法 | |
| JPH01214064A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| JPH04264766A (ja) | 半導体装置の製造方法 | |
| JPS63197365A (ja) | 半導体装置の製造方法 | |
| JPH03175676A (ja) | 半導体装置 | |
| JP2619950B2 (ja) | 半導体装置の製造方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPS62112359A (ja) | 半導体装置の製造方法 | |
| JPH01110772A (ja) | 半導体装置の製造方法 | |
| JPS6399563A (ja) | 半導体装置の製造方法 | |
| JPS5863158A (ja) | 半導体装置の製造方法 | |
| JPH02263461A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6260238A (ja) | 半導体装置及びその製造方法 | |
| JPH0530307B2 (ja) | ||
| JPH04129275A (ja) | 半導体装置 | |
| JPS6246545A (ja) | 半導体装置の製造方法 | |
| JPS59217337A (ja) | 半導体装置の製造方法 | |
| JPH03191562A (ja) | 半導体装置の製造方法 | |
| JPH04186760A (ja) | 半導体装置の製造方法 |