JPH0317567A - プローバのアタッチメントボード - Google Patents
プローバのアタッチメントボードInfo
- Publication number
- JPH0317567A JPH0317567A JP1151231A JP15123189A JPH0317567A JP H0317567 A JPH0317567 A JP H0317567A JP 1151231 A JP1151231 A JP 1151231A JP 15123189 A JP15123189 A JP 15123189A JP H0317567 A JPH0317567 A JP H0317567A
- Authority
- JP
- Japan
- Prior art keywords
- attachment board
- lsi tester
- prober
- wafer
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007547 defect Effects 0.000 description 12
- 239000000523 sample Substances 0.000 description 12
- 239000004020 conductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はウェハをＬＳＩテスタにて検査するとき、導通
チェックを行う機構に関する。
チェックを行う機構に関する。
〔従来の技術｝
従来、ＬＳＩテスタからプローバのアタッチメントボー
ドを通してブローブカードまで信号線が導通しているこ
とを確認するため、ウェハの表面が導体で覆われている
ウェハをプロービングして各信号端子とグランド端子が
導通していることを確認することにより、ＬＳＩテスタ
の信号端子とブローブカードの探針が導通していること
を確認していた。
ドを通してブローブカードまで信号線が導通しているこ
とを確認するため、ウェハの表面が導体で覆われている
ウェハをプロービングして各信号端子とグランド端子が
導通していることを確認することにより、ＬＳＩテスタ
の信号端子とブローブカードの探針が導通していること
を確認していた。
第３図において、１０はＬＳＩテスタ、１１はロードボ
ード、１２はプローバ、ｌｃはプローバのアタッチメン
トボード、Ｉ３はブローブカード、１４はウェハである
。
ード、１２はプローバ、ｌｃはプローバのアタッチメン
トボード、Ｉ３はブローブカード、１４はウェハである
。
前述した従来の導通チェックでは、導通しなかった場合
、第３図からわかるように（１）ＬＳＩテスタ１０とロ
ードボード１１間の接触不良、（２）ロードボード１１
とブローバのアタッチメントボードｌｃ間の接触不良、
（３）プローバのアタッチメントボードｌＣとブローブ
カード１３間の接触不良、（４）ブローブカードｌ３の
探針とウェハｌ４間の接触不良、（５）ＬＳＩテスタ１
０の不良、（６）ロードボード１１の不良、（７）プロ
ーバのアタッチメントボードｌｃの不良、（８）ブロー
ブカードｌ３の不良のどれが原因が判断ができなかった
。
、第３図からわかるように（１）ＬＳＩテスタ１０とロ
ードボード１１間の接触不良、（２）ロードボード１１
とブローバのアタッチメントボードｌｃ間の接触不良、
（３）プローバのアタッチメントボードｌＣとブローブ
カード１３間の接触不良、（４）ブローブカードｌ３の
探針とウェハｌ４間の接触不良、（５）ＬＳＩテスタ１
０の不良、（６）ロードボード１１の不良、（７）プロ
ーバのアタッチメントボードｌｃの不良、（８）ブロー
ブカードｌ３の不良のどれが原因が判断ができなかった
。
このため、導通不良が生じた場合、上述した８箇所を１
箇所ずつチェックしなければならず、導通不良をなくす
ために時間を要するという欠点があった。
箇所ずつチェックしなければならず、導通不良をなくす
ために時間を要するという欠点があった。
本発明の目的は前記課題を解決したプローバのアタッチ
メントボードを提供することにある。
メントボードを提供することにある。
上述した従来の装置に対し、本発明のブローバは、プロ
ーバのアタッチメントボード上のＬＳＩテスタからの信
号線とグランド線をショートさせる、又は前述した信号
線の電圧レベルを検出することにより、導通不良が生じ
た場合、ＬＳＩテスタからプローバのアタッチメントボ
ードまでの不良か、又は、プローバのアタッチメントボ
ードからウエハまでの不良かチェックできるという相違
点を有する。
ーバのアタッチメントボード上のＬＳＩテスタからの信
号線とグランド線をショートさせる、又は前述した信号
線の電圧レベルを検出することにより、導通不良が生じ
た場合、ＬＳＩテスタからプローバのアタッチメントボ
ードまでの不良か、又は、プローバのアタッチメントボ
ードからウエハまでの不良かチェックできるという相違
点を有する。
前記目的を達戒するため、本発明に係るブローバのアタ
ッチメントボードにおいては、ＬＳＩテスタの信号端子
及びグランド端子間をショートさせ、あるいは前記信号
端子の電圧レベルを検出することにより、ＬＳＴテスタ
とウエハ間の導通チェックを可能にする手段を有するも
のである。
ッチメントボードにおいては、ＬＳＩテスタの信号端子
及びグランド端子間をショートさせ、あるいは前記信号
端子の電圧レベルを検出することにより、ＬＳＴテスタ
とウエハ間の導通チェックを可能にする手段を有するも
のである。
次に本発明について図面を参照して説明する。
（実施例１）
第１図は本発明の実施例１を示す構成図である。
図において、ｌａはプローバのアタッチメントボード、
２はリレー回路、３ａ〜３１はロードボードに接続する
導体パッド（ただしバッド３ｂはＬＳＴテスタのグラン
ド線と導通しているとする）、４ａ〜４ｈはプローブカ
ードに接続するパッド、５ａは導線である。
２はリレー回路、３ａ〜３１はロードボードに接続する
導体パッド（ただしバッド３ｂはＬＳＴテスタのグラン
ド線と導通しているとする）、４ａ〜４ｈはプローブカ
ードに接続するパッド、５ａは導線である。
通常、リレー回路２のリレーはオープンになっており、
導体パッド３ａ，３ｂ，３ｅ，３ｇ，３ｉはそれぞれ導
通していない。
導体パッド３ａ，３ｂ，３ｅ，３ｇ，３ｉはそれぞれ導
通していない。
ＬＳＩテスタとウェハ間での導通チェックで不良が生じ
た場合、パッド３Ｃに電圧を加えれば、リレ回路２のリ
レーは閉じる。よって、グランド端子（パッド３ｂ）と
信号端子（パツド３ａ，３ｂ，３ｅ，３ｇ，３ｉ）が導
通し、導通チェックすなわち信号線に電流を流し、信号
線−グランド線間の電圧を測定すれば、ＬＳＩテスタと
アタッチメントボード間が導通しているかどうかをチェ
ックできる。よって、ＬＳＩテスタからプローバのアタ
ッチメントボード間の不良か、又はプローバのアタッチ
メントボードからウェハ間の不良かの区別が明らかにな
る。これにより、不良箇所の絞り込みが迅速に行え、ウ
エハをＬＳＩテスタで検査するための準備時間を大幅に
短縮できる。
た場合、パッド３Ｃに電圧を加えれば、リレ回路２のリ
レーは閉じる。よって、グランド端子（パッド３ｂ）と
信号端子（パツド３ａ，３ｂ，３ｅ，３ｇ，３ｉ）が導
通し、導通チェックすなわち信号線に電流を流し、信号
線−グランド線間の電圧を測定すれば、ＬＳＩテスタと
アタッチメントボード間が導通しているかどうかをチェ
ックできる。よって、ＬＳＩテスタからプローバのアタ
ッチメントボード間の不良か、又はプローバのアタッチ
メントボードからウェハ間の不良かの区別が明らかにな
る。これにより、不良箇所の絞り込みが迅速に行え、ウ
エハをＬＳＩテスタで検査するための準備時間を大幅に
短縮できる。
（実施例２）
第２図は本発明の実施例２を示す構成図である。
図において、ｌｂはプローバのアタッチメントボード、
３Ｊ〜３ｒはロードボードに接続する導体パッド、４１
〜４ｐはブローブカードに接続する導体パッド、５ｂは
導線、６は半導体集積回路、７ａ〜７ｄは入カバッファ
回路、８は出力バツファ回路、９は４人力ＡＮＤ回路で
ある。
３Ｊ〜３ｒはロードボードに接続する導体パッド、４１
〜４ｐはブローブカードに接続する導体パッド、５ｂは
導線、６は半導体集積回路、７ａ〜７ｄは入カバッファ
回路、８は出力バツファ回路、９は４人力ＡＮＤ回路で
ある。
第２図において、バツド３ｊ，３ Ｑ ，３ｏ，３ｑの
電位をすべてＨｉｇｈレベルにすれば、パッド３ｋの電
位レベルもＨｉｇｈレベルになる。よって、例えば、ブ
ローバのアタッチメントボード上のパツド３ｊとＬＳＩ
テスタの信号端子間で導通不良が生じた場合、パツド３
ｊの電位レベルはＬＳＩテスタの信号をＨｉｇｈレベル
にしても旧ｇｈレベルにならず、パッド３ｋの電位レベ
ルはＬｏｗレベルになる。よって、ＬＳＩテスタとアタ
ッチメントボード間の導通不良を検出できる。
電位をすべてＨｉｇｈレベルにすれば、パッド３ｋの電
位レベルもＨｉｇｈレベルになる。よって、例えば、ブ
ローバのアタッチメントボード上のパツド３ｊとＬＳＩ
テスタの信号端子間で導通不良が生じた場合、パツド３
ｊの電位レベルはＬＳＩテスタの信号をＨｉｇｈレベル
にしても旧ｇｈレベルにならず、パッド３ｋの電位レベ
ルはＬｏｗレベルになる。よって、ＬＳＩテスタとアタ
ッチメントボード間の導通不良を検出できる。
以上説明したように本発明のブローバは、アタッチメン
トボード上で信号線とグランド線をショートさせるか、
又は信号線の電位を検出する手段を有することにより、
ＬＳＩテスタとウエハ間の導通チェックにて、不良が発
生した場合、ＬＳＩテスタからプローバのアタッチメン
トボード間の不良及びアタッチメントボードからウエハ
間の不良を容易に測定できる。これにより、不良箇所の
判定を迅速に行え、ウェハをＬＳＩテスタで検査するた
めの準備時間を大幅に短縮できる効果がある。
トボード上で信号線とグランド線をショートさせるか、
又は信号線の電位を検出する手段を有することにより、
ＬＳＩテスタとウエハ間の導通チェックにて、不良が発
生した場合、ＬＳＩテスタからプローバのアタッチメン
トボード間の不良及びアタッチメントボードからウエハ
間の不良を容易に測定できる。これにより、不良箇所の
判定を迅速に行え、ウェハをＬＳＩテスタで検査するた
めの準備時間を大幅に短縮できる効果がある。
第１図は本発明の実施例１を示す構或図、第２図は本発
明の実施例２を示す構成図、第３図はＬＳＩテスタから
ウェハまでの信号経路を示す図である。 ｌａ， ｌａ， ｌｃ・・・プローバのアタッチメント
ボード２・・・リレー回路 ３ａ〜３ｒ・・・ロードボードに接続する導体バッド４
ａ〜４ｐ・・・プローブカードに接続する導体パッド５
ａ， ５ｂ・・・導線 ６・・・半導体集積
回路７８〜７ｄ・・・入カバッファ回路 ８・・・出力バッファ回路 ９・・・４人力ＡＮＤ回
路ｌＯ・・・ＬＳＩテスタ １ｌ・・・ロード
ボードｌ２・・・ブローバ ｌ３・・・プロー
ブカードｌ４・・・ウェハ
明の実施例２を示す構成図、第３図はＬＳＩテスタから
ウェハまでの信号経路を示す図である。 ｌａ， ｌａ， ｌｃ・・・プローバのアタッチメント
ボード２・・・リレー回路 ３ａ〜３ｒ・・・ロードボードに接続する導体バッド４
ａ〜４ｐ・・・プローブカードに接続する導体パッド５
ａ， ５ｂ・・・導線 ６・・・半導体集積
回路７８〜７ｄ・・・入カバッファ回路 ８・・・出力バッファ回路 ９・・・４人力ＡＮＤ回
路ｌＯ・・・ＬＳＩテスタ １ｌ・・・ロード
ボードｌ２・・・ブローバ ｌ３・・・プロー
ブカードｌ４・・・ウェハ
Claims (1)
- （１）ＬＳＩテスタの信号端子及びグランド端子間をシ
ョートさせ、あるいは前記信号端子の電圧レベルを検出
することにより、ＬＳＩテスタとウェハ間の導通チェッ
クを可能にする手段を有することを特徴とするプローバ
のアタッチメントボード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1151231A JP2836101B2 (ja) | 1989-06-14 | 1989-06-14 | プローバのアタッチメントボード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1151231A JP2836101B2 (ja) | 1989-06-14 | 1989-06-14 | プローバのアタッチメントボード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0317567A true JPH0317567A (ja) | 1991-01-25 |
| JP2836101B2 JP2836101B2 (ja) | 1998-12-14 |
Family
ID=15514111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1151231A Expired - Lifetime JP2836101B2 (ja) | 1989-06-14 | 1989-06-14 | プローバのアタッチメントボード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2836101B2 (ja) |
-
1989
- 1989-06-14 JP JP1151231A patent/JP2836101B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2836101B2 (ja) | 1998-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01250077A (ja) | 回路ボードと試験治具間の接続性を確認する方法およびその装置 | |
| US7075307B1 (en) | Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements | |
| JPH0317567A (ja) | プローバのアタッチメントボード | |
| JPH0120700Y2 (ja) | ||
| JPH0245339B2 (ja) | Handotaishusekikairosochi | |
| JP3202669B2 (ja) | 電気的特性測定方法 | |
| JPH02165076A (ja) | プローブカード | |
| JPH0541419A (ja) | 検査装置の評価方法 | |
| JPH0412468Y2 (ja) | ||
| JPS631248Y2 (ja) | ||
| JP4863786B2 (ja) | 接触試験装置および接触試験方法 | |
| JPH07245330A (ja) | 集積回路評価装置 | |
| KR100718457B1 (ko) | 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법 | |
| KR980012185A (ko) | 웨이퍼의 전기적 테스트 장치 | |
| JPS5942707Y2 (ja) | ハンドリング装置の電極子 | |
| JPS5923424Y2 (ja) | プロ−ブニ−ドルとパッド間の接触状態試験装置 | |
| JPH0737954A (ja) | コンタクト不良検出装置 | |
| JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 | |
| JPH03185744A (ja) | 半導体素子 | |
| JPH04302453A (ja) | 半導体試験装置 | |
| JPH1073634A (ja) | Ｉｃソケット及びｉｃソケットを用いたｉｃのテスト方 法 | |
| JPS62182677A (ja) | 集積回路のソケツト插入不良検知方法 | |
| JPH04109177A (ja) | 半導体回路の電源短絡検査方法 | |
| JPH05281297A (ja) | 半導体装置のテスト方法 | |
| JPH0829472A (ja) | 信号配線の良否検査方法 |