JPH0317702A - 計算機構成制御装置 - Google Patents

計算機構成制御装置

Info

Publication number
JPH0317702A
JPH0317702A JP15055089A JP15055089A JPH0317702A JP H0317702 A JPH0317702 A JP H0317702A JP 15055089 A JP15055089 A JP 15055089A JP 15055089 A JP15055089 A JP 15055089A JP H0317702 A JPH0317702 A JP H0317702A
Authority
JP
Japan
Prior art keywords
switching
configuration
computer
execution logic
configuration control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15055089A
Other languages
English (en)
Inventor
Kikuo Kogure
小暮 喜久男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP15055089A priority Critical patent/JPH0317702A/ja
Publication of JPH0317702A publication Critical patent/JPH0317702A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control By Computers (AREA)
  • Multi Processors (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は複数台のプロセス計算機からなる産業プラント
設備のプロセス計算機制御システムにおいて、特に各プ
ロセス計算機に対して実行論理制御指令を出力する機能
を有する計算機構成制御装置に関する。
(従来の技術) 第2図は、この種の計算機構成制御装置周辺のハード構
成例を示すブロック図である。なお図では、プロセス計
算機を稼働させるために最低限必要とされる論理選択r
a号,バルク選択信号の各機器間のインタフェース状態
も合わせて示している。
プロセス計算機を固有の論理で稼働させることは希であ
り、通常はプロセス計算機に対して複数の論理を任意に
割付けて稼働させている。第2図では、2台のプロセス
計算機1,2に対して、論理Aまたは論理Bの割付信号
を計算機構成制御装置3から送出しており、併せてバス
切換装置4に対してバルク選択信号を送出している。す
なわち、例えばプロセス計算機1に対して論理Aを、プ
ロセス計算機2に対しては残りの論理Bをそれぞれ割付
け場合、バルク5に論理Bを実行させるバルクが入って
おり、バルク6には論理Aを実行させるバルクが入って
いる場合、プロセス計算機1に対してはバルク6を、プ
ロセス計算機2に対してはバルク5を割付けるべく、計
算機構成制御装置3からバス切換装置4に対してバルク
切換信号を送出することになる。
次に第3図は、産業プラント設備のプロセス計算機制御
システムにおける、従来の計算機H4戊制御装置の構成
例を示すブロック図である。第3図において、切換シー
ケンス演算装置3では、各プロセス計算機1,2の実行
またはバックアップ等の論理切換を選択させる切換指令
出力装置8からの切換指令(オペレータによる切換操作
がトリガーとなっている)、および切換条件設定装置9
からの切換条件信号に基づいてシーケンス演算処理が行
なわれ、各プロセス計算機1,2の実行論理の制御切換
を行なうための実行論理構戊情報が、実行論理制御指令
として各プロセス計算機1.2へ出力される。また、上
記実行論理構成情報は構成制御状態表示装110へも出
力され、プロセス計算機1,2の構成制御状態が表示さ
れる。
このように、従来の計算機構成制御装置は、切換指令出
力装置8および切換条件設定装置9から、切換指令およ
び切換条件信号を人力してシーケンス演算処理を行ない
、このシーケンス演算処理出力である実行論理制御指令
を各プロセス計算機1.2に与えることにより、各々の
プロセス計算機1,2を所望の論理で立上げるようにし
ている。
ところで従来では、上述したように各々のプロセス計算
機1.2は、計算機構成制御装置からの実行論理制御指
令により所望の論理で立上げられて稼働することになる
が、例えば機城設備の定期修理によって設備全体の電源
が落され、定期修理完了後に再度電源が投入された際に
、電源が落された時の論理割付状態でプロセス計算機制
御システムを立上げる必要がある場合、オペレータは再
度同じ切換設定の操作手順を踏むことになる。なぜなら
ば、従来の計算機構成制御装置では、オペレータによる
切換操作がトリ゛ガーとなる切換指令および切換条件信
号を、シーケンス演算処理した結果をそのままの形でプ
ロセス計算機1,2へ出力していることから、計算機構
成制御装置の電源を再投入した時は、切換条件信号およ
びオペレータによる切換指令のトリガーが入ってこない
状態で切換シーケンス演算装置7が再びシーケンス演算
処理を行ない、その結果をプロセス計算機1.2に対し
て出力することになり、結果としてブロセス計算機1.
2は電源復帰前とは異なった論理が割付けられてしまう
からである。なおこのことは、バルク選択装置にも同様
に言えるものである。
このような訳で、計算機構成制御装置の電源復帰時に、
オペレータは再度同じ切換操作を行なうことになるが、
プロセス計算機の構成規模が大きいような場合には、オ
ペレータが一連の切換操作を完了するまでに時間がかか
り、結果的にプロセス計算機制御システムの立上げが本
来のスケジュールよりもかなり遅れてしまう場合が生じ
る。
(発明が解決しようとする課題) 以上のように、従来の計算機構成制御装置においては、
電源が落ちてから復帰した時に、プロセス計算機制御シ
ステムの立上げが遅れてしまうという問題があった。
本発明の目的は、電源が落ちてから復帰した時に、プロ
セス計算機制御システムを速やかに立上げることが可能
な信頼性の高い計算機構成制御装置を提供することにあ
る。
[発明の構成コ (課題を解決するための手段) 上記の目的を達成するために本発明では、プロセス計算
機制御システムを構成する複数台のプロセス計算機の論
理切換を選択させる切換指令および切換条件信号に基づ
いてシーケンス演算処理を行ない、各プロセス計算機の
実行論理の制御切換を行なうための実行論理構成情報を
出ノノする切換シーケンス演算手段と、計算機構成制御
状態が切換えられると、その時の切換シーケンス演算手
段の実行論理構成情報を記憶する構成制御情報記憶手段
と、制御装置本体の電源が断した時と同じ計算機構成制
御状態であるか否かに応じて、構成制御情報記憶手段に
記憶された実行論理構成情報または切換シーケンス演算
手段からの実行論理構成情報のいずれか一方を選択する
ための実行論理選択指令を出力する構成制御還択手段と
、構戊制御選択手段からの実行論理選択指令に応じて、
構成制御情報記憶手段からの実行論理構成情報または切
換シーケンス演算手段からの実行論理構成情報のいずれ
か一方を実行論理制御指令として各プロセス計算機へ出
力する構成制御切換手段とを備えて構成している。
(作用) 従って、本発明の計算機構成制御装置においては、計算
機構成制御状態が切換えられた時の切換シーケンス演算
手段の実行論理構成情報を構成制御情報記憶手段に記憶
しておき、その後制御装置本体の電源が落とされてから
復帰した際に、構成制御情報記憶手段に記憶されている
実行論理構成情報が実行論理制御指令として各プロセス
計算機へ出力されることにより、電源が落ちてから復帰
した時に、プロセス計算機制御システムの立上げを速や
かに行なうことが可能となる。
(実施例) 以下、本発明の一実施例について図面を参照して説明す
る。
第1図は、本発明による計算機構成制御装置の構成例を
示すブロック図である。第1図に示すように、本実施例
の計算機構成制御装置は、切換指令出力装置11と、切
換条件設定装置12と、切換シーケンス演算装置13と
、構成制御情報記憶装置14と、構戊制御遣択装置15
と、構成制御切換装置16と、構成制御状態表示装置1
7とから構成している。
ここで、切換指令出力装置11は、オペレータによる切
換操作をトリガーとして、複数台(本例では2台)のプ
ロセス計算機1,2の実行またはバックアップ等の論理
切換を選択させる切換指令を出力するものである。また
、切換条件設定装置12は、切換条件信号を設定出力す
るものである。
さらに、切換シーケンス演算装置13は、切換指令出力
装置11からの切換指令、および切換条件設定装置12
からの切換条件信号に基づいてシーケンス演算処理を行
ない、各プロセス計算機1.2の実行論理の制御切換を
行なうための実行論理構成情報を出力するものである。
一方、構成制御情報記憶装置14は、計算機構成制御状
態が切換えられると、その時の切換シーケンス演算装置
13の実行論理溝或情報を記憶するものである。
また、構成制御選択装置15は、オペレータによる選択
操作をトリガーとして、本計算機構成制御装置の電源が
断した時と同じ計算機構成制御状態であるか否かに応じ
て、構成制御情報記憶装置14に記憶された実行論理構
戊情報または切換シーケンス演算13からの実行論理構
成情報のいずれか一方を選択するための実行論理選択指
令を出力するものである。さらに、構成制御切換装置1
6は、構戊制御選択装置15からの実行論理選択指令に
応じて、構成制御情報記憶装置14からの実行論理構成
情報または切換シーケンス演算装置13からの実行論理
構成情報のいずれか一方を、実行論理制御指令として各
プロセス計算機1.2へ出力するものである。なお、構
戊制御状態表示装置17は、各プロセス計算機1,2の
構成制御状態を表示するものである。
次に、以上の如く構成した計算機構戊制御装置の作用に
ついて説明する。
第1図において、切換シーケンス演算装置13では、各
プロセス計算機1,2の実行またはバックアップ等の論
理切換を選択させる切換指令出力装置11からの切換指
令、および切換条件設定装ifl2からの切換条件信号
に基づいてシーケンス演算処理が行なわれ、各プロセス
計算機1.2の実行論理の制御切換を行なうための実行
論理構成情報が出力される。そして、この切換シーケン
ス演算装置13からの実行論理構成情報は構成制御情報
記憶装置14に入力されて記憶される。この場合、構成
制御情報記憶装置14には、切換シーケンス演算装置1
3からの実行論理構成情報が常に人力されて記憶される
のではなく、その変化があった時、すなわち計算機構成
制御状態が切換えられたその時の実行論理構成情報のみ
が人力されて記憶される。
このことを第2図を例にとって詳述すると、構成制御情
報記憶装置14では次の4つのケースのタイミングにて
のみ、切換シーケンス演算装置13からの実行論理構成
情報が人力されて記憶されることになる。
ケース1: 無論理一論理A切換(論理Aが記憶される)ケース2: 無論理一論理B切換(論理Bが記憶される)ケース3: 論理A4論理B切換(論理Bが記憶される)ケース4: 論理B一論理A切換(論理Aが記憶される)ここで、ケ
ース1およびケース2における無論理とは、本計算機構
成制御装置の電源が復帰した時に、切換シーケンス演算
装置13から出力される実行論理構成情報の論理割付状
態を示すもので、初期状態では切換シーケンス演算装置
13からの出力は“0”つまり無論理となる。
一方、構成制御切換装置16では、構戊制御情報記憶装
置14から出力される実行論理構成情報、または切換シ
ーケンス演算装置13から出力される実行論理構戒情報
のいずれか一方が選択され、この選択した実行論理構成
情報が実行論理制御指令として各プロセス計算機1,2
へ出力される。
この場合、構成制御切換装置16での実行論理構成情報
の選択は、オペレータによる選択操作をトリがーとして
、構成制御選択装置15から出力される実行論理選択指
令に応じて、すなわち本計算機構成制御装置の電源が落
ちた時と同じ計算機構戊制御状態であるか否かに応じて
行なわれる。ここで、電源が落ちた時と同じ計算機構成
制御状態でない場合には、切換シーケンス演算13から
の新しい実行論理構戒情報が選択され、この実行論理構
成情報が各プロセス:F算機1,2へ出力されてこれら
が稼働する。また、電源が落ちた時と同じ計算機構成制
御状態である場合には、構成制御情報記憶装置14に記
憶された実行論理構成情報、すなわち電源が落ちてから
復帰した時、電源が落ちる直前と同じ実行論理構成情報
が選択され、この実行論理構成情報が各プロセス計算機
1,2へ自動的に出力されてこれらが稼働することにな
り、オペレータは従来のように再度同じ切換操作を行な
うことが不要となる。
上述したように、本実施例の計算機構戊制御袋置では、
計算機構成制御状態が切換えられた時の切換シーケンス
演算装置13の実行論裡構成情報を構成制御情報記憶装
置14に記憶しておき、その後計算機構成制御装置の電
源が落ちてから復帰した際に、構成制御情報記憶装置1
4に記憶されている実行論理構成情報を実行論理制御指
令として各プロセス計算機1,2へ自動的に出力するよ
うにしているので、計算機構成制御装置の電源が落ちて
から復帰した時に、オペレータが再度同じ切換操作を行
なうことが不要となるため、プロセス計算機の構成規摸
が大きいような場合でも、プロセス計算機制御システム
を速やがに立上げることが可能となり、もって極めて信
頼性の高い計算機構成制御装置を得ることができる。
尚、上記実施例では、2台のプロセス計算機を備えたプ
ロセス計算機制御システムに本発明を適用した場合につ
いて述べたが、これに限らず3台以上の複数台のプロセ
ス計算機を備えたプロセス計算機制御システムについて
も、本発明を同様に適用することが可能である。
[発明の効果〕 以上説明したように本発明によれば、計算機構成制御状
態が切換えられた時の切換シーケンス演算手段の実行論
理構成情報を構成制御情報記憶手段に記憶しておき、そ
の後制御装置本体の電源が落とされてから復帰した際に
、構成制御情報記憶手段に記憶されている実行論理構成
情報を実行論理制御指令として複数台のプロセス計算機
へ出力するようにしているので、電源が落ちてから復帰
した時に、プロセス計算機制御システムを速やかに立上
げることが可能な極めて信頼性の高い計算機構成制御装
置が提供できる。
【図面の簡単な説明】
第1図は本発明による計算機構成制御装置の一実施例を
示すブロック図、第2図は計算機構成制御装置周辺のハ
ード構成例を示すブロック図、第3図は従来の計算機構
成制御装置の構成例を示すブロック図である。 11・・・切換指令出力装置、12・・・切換条件設定
装置、13・・・切換シーケンス演算装置、14・・・
構成制御情報記憶装置、15・・・構成制御選択装置、
16・・・構成制御切換装置、17・・・構成制御状態
表示装置。

Claims (1)

  1. 【特許請求の範囲】 複数台のプロセス計算機からなるプロセス計算機制御シ
    ステムの計算機構成制御装置において、前記各プロセス
    計算機の論理切換を選択させる切換指令および切換条件
    信号に基づいてシーケンス演算処理を行ない、前記各プ
    ロセス計算機の実行論理の制御切換を行なうための実行
    論理構成情報を出力する切換シーケンス演算手段と、 計算機構成制御状態が切換えられると、その時の前記切
    換シーケンス演算手段の実行論理構成情報を記憶する構
    成制御情報記憶手段と、 制御装置本体の電源が断した時と同じ計算機構成制御状
    態であるか否かに応じて、前記構成制御情報記憶手段に
    記憶された実行論理構成情報または前記切換シーケンス
    演算手段からの実行論理構成情報のいずれか一方を選択
    するための実行論理選択指令を出力する構成制御選択手
    段と、 前記構成制御選択手段からの実行論理選択指令に応じて
    、前記構成制御情報記憶手段からの実行論理構成情報ま
    たは前記切換シーケンス演算手段からの実行論理構成情
    報のいずれか一方を実行論理制御指令として前記各プロ
    セス計算機へ出力する構成制御切換手段と、を備えて成
    ることを特徴とする計算機構成制御装置。
JP15055089A 1989-06-15 1989-06-15 計算機構成制御装置 Pending JPH0317702A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15055089A JPH0317702A (ja) 1989-06-15 1989-06-15 計算機構成制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15055089A JPH0317702A (ja) 1989-06-15 1989-06-15 計算機構成制御装置

Publications (1)

Publication Number Publication Date
JPH0317702A true JPH0317702A (ja) 1991-01-25

Family

ID=15499326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15055089A Pending JPH0317702A (ja) 1989-06-15 1989-06-15 計算機構成制御装置

Country Status (1)

Country Link
JP (1) JPH0317702A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102289206A (zh) * 2010-05-10 2011-12-21 空中客车运营公司 飞行控制系统及具有这种系统的航空器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102289206A (zh) * 2010-05-10 2011-12-21 空中客车运营公司 飞行控制系统及具有这种系统的航空器
CN102289206B (zh) * 2010-05-10 2016-08-31 空中客车运营公司 飞行控制系统及具有这种系统的航空器

Similar Documents

Publication Publication Date Title
JP2829091B2 (ja) データ処理システム
JPH0317702A (ja) 計算機構成制御装置
US4807178A (en) Programmable sequence controller having indirect and direct input/output apparatus
EP0923010B1 (en) Programmable controller
JPS5941214B2 (ja) 状態監視方式
JP2501611B2 (ja) マイクロ制御システム
JP3348177B2 (ja) プログラマブルコントローラ
JPH01226065A (ja) マイクロプロセッサシステム
JPS63293631A (ja) 画面分割制御装置
JPH0350662A (ja) 並列計算機の処理制御方式
JPS58225469A (ja) マルチプロセツサ制御方式
JPH06187177A (ja) 仮想計算機
JPH04160408A (ja) 数値制御装置
JPH0195349A (ja) 入出力装置
JPH05298220A (ja) Lanシステム
JPH02272665A (ja) 装置状態管理制御方式
JPH04230513A (ja) データ記憶装置
JPH05241986A (ja) 入出力命令リトライ方式
JPH0240752A (ja) 装置情報転送方式
JPS60685B2 (ja) オンラインメンテナンス装置
JPS59218545A (ja) ワ−クステ−シヨン装置の画面切換装置
JPH0154719B2 (ja)
JPS6187294A (ja) バブルメモリ装置
JPS63268003A (ja) プログラマブルコントロ−ラ
JPH01292413A (ja) 情報処理装置