JPH0317706A - シーケンスコントローラ - Google Patents
シーケンスコントローラInfo
- Publication number
- JPH0317706A JPH0317706A JP1151855A JP15185589A JPH0317706A JP H0317706 A JPH0317706 A JP H0317706A JP 1151855 A JP1151855 A JP 1151855A JP 15185589 A JP15185589 A JP 15185589A JP H0317706 A JPH0317706 A JP H0317706A
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- address
- data
- processor
- transmission circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、サイクリック光ループ方式Ｉ／Ｏを制御する
シーケンスコントローラに関するものである。
シーケンスコントローラに関するものである。
従来の技術
シーケンスコントローラが制御を行う！／０が多くなる
と、その配線もそれに伴って多くなるため、省配線化の
ため、シリアル転送でデータを送出し、配線数を減らす
。又、その配線が長くなることにより外来ノイズからの
影響をなくすため、データを光信号へ変換し光ファイバ
で伝送する光ループ配線方式を行うシーケンスコントロ
ーラが構成されている。第５図はこのようなシーケンス
コントローラの従来例を示す。
と、その配線もそれに伴って多くなるため、省配線化の
ため、シリアル転送でデータを送出し、配線数を減らす
。又、その配線が長くなることにより外来ノイズからの
影響をなくすため、データを光信号へ変換し光ファイバ
で伝送する光ループ配線方式を行うシーケンスコントロ
ーラが構成されている。第５図はこのようなシーケンス
コントローラの従来例を示す。
この従来例は、シーケンスプロセッサ１と、シーケンス
プログラムを格納するプログラムメモリ２と、シーケン
スプロセッサ１がシーケンス処理を行う２ポートＲＡＭ
３と、この２ポートＲＡＭ３の出力ポートアドレスのデ
ータを外部の光ループ子局Ｉ／０４へ順次送出し、外部
の光ループ子局■／０５の入力ポートアドレスのデータ
を前記２ポートＲＡＭ３へ順次書込む、サイクリック方
式光伝送回路６からなり、シーケンスプロセッサ１は、
シーケンス処理を２ポートＲＡＭ３に対してのみ行い、
前記サイクリック方式光伝送回路６は、２ポートＲＡＭ
３のデータを、全アドレスに渡ってサイクリックに外部
の光ループ子局１／０４，５へ入出力を行う。第６図（
ａ）， （ｂ）は、１６アドレスをスキャンする実施例
を示した図である。
プログラムを格納するプログラムメモリ２と、シーケン
スプロセッサ１がシーケンス処理を行う２ポートＲＡＭ
３と、この２ポートＲＡＭ３の出力ポートアドレスのデ
ータを外部の光ループ子局Ｉ／０４へ順次送出し、外部
の光ループ子局■／０５の入力ポートアドレスのデータ
を前記２ポートＲＡＭ３へ順次書込む、サイクリック方
式光伝送回路６からなり、シーケンスプロセッサ１は、
シーケンス処理を２ポートＲＡＭ３に対してのみ行い、
前記サイクリック方式光伝送回路６は、２ポートＲＡＭ
３のデータを、全アドレスに渡ってサイクリックに外部
の光ループ子局１／０４，５へ入出力を行う。第６図（
ａ）， （ｂ）は、１６アドレスをスキャンする実施例
を示した図である。
発明が解決しようとする課題
ところで上記従来例によると、シーケンスプログラムに
かかわらず、サイクリック方式光伝送回路６は、光ルー
プ子局Ｉ／Ｏの全アドレスを順次スキャンしてデータの
入出力を行うため、シーケンス処理の必要のないアドレ
スデータも２ポートＲＡＭデータの入出力処理を行う。
かかわらず、サイクリック方式光伝送回路６は、光ルー
プ子局Ｉ／Ｏの全アドレスを順次スキャンしてデータの
入出力を行うため、シーケンス処理の必要のないアドレ
スデータも２ポートＲＡＭデータの入出力処理を行う。
このため、シーケンスプロセッサの処理時間にかかわら
ず常に、一定時間毎でしか千局Ｉ／Ｏデータが更新され
ないという問題があった。
ず常に、一定時間毎でしか千局Ｉ／Ｏデータが更新され
ないという問題があった。
課題を解決するための手段
本発明の第１の発明のシーケンスコントローラは、上記
問題点を解決するため、シーケンスプロセッサと、この
シーケンスプロセッサのシーケンスプログラムを格納す
るプログラムメモリと、前記シーケンスプロセッサがシ
ーケンス処理を行う２ポートＲＡＭと、この２ポートＲ
ＡＭのデータを光変換し光ループ千局Ｉ／Ｏへ順次送出
するサイクリック方式光伝送回路と、このサイクリック
方式光伝送回路の送出アドレスを指定するアドレス指定
回路とからなり、前記シーケンスプロセッサがプログラ
ムメモリの内容をサーチし、シーケンス処理を行うＩ／
Ｏアドレスを前記アドレス指定回路により指定するよう
にしたことを特徴とする。
問題点を解決するため、シーケンスプロセッサと、この
シーケンスプロセッサのシーケンスプログラムを格納す
るプログラムメモリと、前記シーケンスプロセッサがシ
ーケンス処理を行う２ポートＲＡＭと、この２ポートＲ
ＡＭのデータを光変換し光ループ千局Ｉ／Ｏへ順次送出
するサイクリック方式光伝送回路と、このサイクリック
方式光伝送回路の送出アドレスを指定するアドレス指定
回路とからなり、前記シーケンスプロセッサがプログラ
ムメモリの内容をサーチし、シーケンス処理を行うＩ／
Ｏアドレスを前記アドレス指定回路により指定するよう
にしたことを特徴とする。
また、本発明の第２の発明のシーケンスコントローラは
、前記送出アドレス指定回路の代わりにサイクリック方
式光伝送回路の送出アドレスを指定するスイッチを設け
、このスイッチにてシーケンス制御を行うＩ／Ｏアドレ
スのみ指定するようにしたことを特徴とする。
、前記送出アドレス指定回路の代わりにサイクリック方
式光伝送回路の送出アドレスを指定するスイッチを設け
、このスイッチにてシーケンス制御を行うＩ／Ｏアドレ
スのみ指定するようにしたことを特徴とする。
さらに、本発明の第３の発明のシーケンスコントローラ
は、前記サイクリック方式光伝送回路の代わりに、デー
タを光変換し光ループ千局１／０の指定アドレスへ送出
するダイレクト方式光伝送回路を設け、このダイレクト
方式光伝送回路へ前記２ポートＲＡＭのデータとそのア
ドレスを指定して書込み、又、指定したアドレスのデー
タをこのダイレクト方式光伝送回路から読出して２ポー
トＲＡＭへ書込むプロセッサを設け、このプロセッサが
前記プログラムメモリの内容をサーチし、シーケンス処
理を行う光ループ子局Ｉ／Ｏアドレスのみサイクリック
に光伝送するようにしたことを特徴とする。
は、前記サイクリック方式光伝送回路の代わりに、デー
タを光変換し光ループ千局１／０の指定アドレスへ送出
するダイレクト方式光伝送回路を設け、このダイレクト
方式光伝送回路へ前記２ポートＲＡＭのデータとそのア
ドレスを指定して書込み、又、指定したアドレスのデー
タをこのダイレクト方式光伝送回路から読出して２ポー
トＲＡＭへ書込むプロセッサを設け、このプロセッサが
前記プログラムメモリの内容をサーチし、シーケンス処
理を行う光ループ子局Ｉ／Ｏアドレスのみサイクリック
に光伝送するようにしたことを特徴とする。
作 用
本発明の第１の発明のシーケンスコントローラによれば
、シーケンスプロセッサがプログラムメモリの内容をサ
ーチして、ケンス処理を必要とするＩ／Ｏアドレスのみ
を順次サイクリックに光伝送する事ができるため全ての
アドレスをスキャンする従来例に比較して千局Ｉ／Ｏデ
ータの更新が最も短い時間で行うことができる。又、シ
ーケンスプログラムが変更された時も、シーケンスプロ
セッサがサーチしてアドレス指定回路により必要なアド
レスのみを選択するため、常に最も短い時間でデータ更
新を行うことができる。
、シーケンスプロセッサがプログラムメモリの内容をサ
ーチして、ケンス処理を必要とするＩ／Ｏアドレスのみ
を順次サイクリックに光伝送する事ができるため全ての
アドレスをスキャンする従来例に比較して千局Ｉ／Ｏデ
ータの更新が最も短い時間で行うことができる。又、シ
ーケンスプログラムが変更された時も、シーケンスプロ
セッサがサーチしてアドレス指定回路により必要なアド
レスのみを選択するため、常に最も短い時間でデータ更
新を行うことができる。
本発明の第２の発明のシーケンスコントローラによれば
、シーケンスプロセッサが処理すべきＩ／Ｏアドレスを
あらかじめスイッチで指定しておくため、シーケンス処
理を必要とするＩ／Ｏアドレスのみを順次サイクリック
に伝送する事ができるため、全てのアドレスをスキャン
する従来例に比較して千局Ｉ／Ｏデータの更新が最も短
い時間で行うことができる。
、シーケンスプロセッサが処理すべきＩ／Ｏアドレスを
あらかじめスイッチで指定しておくため、シーケンス処
理を必要とするＩ／Ｏアドレスのみを順次サイクリック
に伝送する事ができるため、全てのアドレスをスキャン
する従来例に比較して千局Ｉ／Ｏデータの更新が最も短
い時間で行うことができる。
本発明の第３の発明のシーケンスコンローラによれば、
シーケンスプログラムの格納されたブロダラムメモリの
内容をプロセッサがあらかじめ読み取って、必要なアド
レスの光ループ千局Ｉ／Ｏのデータの入出力を２ポート
ＲＡＭとダイレクト方式伝送回路の間で順次、サイクリ
ックに光伝送する事ができるため、全てのアドレスをス
キャンする従来例に比較して子局１／Ｏデータの更新が
最も短い時間で行うことができる。
シーケンスプログラムの格納されたブロダラムメモリの
内容をプロセッサがあらかじめ読み取って、必要なアド
レスの光ループ千局Ｉ／Ｏのデータの入出力を２ポート
ＲＡＭとダイレクト方式伝送回路の間で順次、サイクリ
ックに光伝送する事ができるため、全てのアドレスをス
キャンする従来例に比較して子局１／Ｏデータの更新が
最も短い時間で行うことができる。
実施例
第１図に本発明の第ｌ実施例における回路ブロック図を
示す。本実施例のシーケンスコントローラは、シーケン
スプロセッサ１と、シーケンスプログラムを格納するプ
ログラムメモリ２と、シーケンスプロセッサ１がシーケ
ンス処理を行う２ポートＲＡＭ３と、この２ポートＲＡ
Ｍ３のデータを光変換し、光ループ子局１／０４，５へ
順次送出するサイクリック方式光伝送回路６と、このサ
イクリック方式光伝送回路６のアドレスカウンタ１０へ
順次アドレス値を供給するアドレス指定回路７とを備え
、このアドレス指定回路７に対して前記シーケンスプロ
セッサ１が必要なアドレス値のみを指令信号８として与
えるように構成されている。
示す。本実施例のシーケンスコントローラは、シーケン
スプロセッサ１と、シーケンスプログラムを格納するプ
ログラムメモリ２と、シーケンスプロセッサ１がシーケ
ンス処理を行う２ポートＲＡＭ３と、この２ポートＲＡ
Ｍ３のデータを光変換し、光ループ子局１／０４，５へ
順次送出するサイクリック方式光伝送回路６と、このサ
イクリック方式光伝送回路６のアドレスカウンタ１０へ
順次アドレス値を供給するアドレス指定回路７とを備え
、このアドレス指定回路７に対して前記シーケンスプロ
セッサ１が必要なアドレス値のみを指令信号８として与
えるように構成されている。
シーケンスプロセッサ１はシーケンス処理の起動前にプ
ログラムメモリ２の内容を調べ、指定されている人出力
アドレス値を指令信号８でアドレス指定回路７へ指令す
る。第２図は、入力が３番地と５番地、出力が８番地と
９番地を使用するシーケンスプログラムの際の例を示す
。
ログラムメモリ２の内容を調べ、指定されている人出力
アドレス値を指令信号８でアドレス指定回路７へ指令す
る。第２図は、入力が３番地と５番地、出力が８番地と
９番地を使用するシーケンスプログラムの際の例を示す
。
シーケンスプロセッサｌは、プログラムに沿って２ポー
トＲＡＭ３ヘシーケンス処理を施す。この時は、２ポー
トＲＡＭ３のアドレスは３，５，８，９番地だけの処理
となる。一方、アドレス指定回路７は、サイクリック方
式光伝送回路６に対し、３．５．８．９番地の順でサイ
クリック指定を行うため、光ループ子局Ｉ／０５の入力
ポート３番地と５番地のデータが入力され２ポートＲＡ
Ｍ３に格納され、２ポートＲＡＭ３の８番地と９番地の
データが光ループ子局！／０４の出力ポートへ送出され
るため、４つのＩ／Ｏのスキャン時間毎に、各データは
更新されることになり、従来の全アドレススキャンに比
較して、データ更新が早くなる。
トＲＡＭ３ヘシーケンス処理を施す。この時は、２ポー
トＲＡＭ３のアドレスは３，５，８，９番地だけの処理
となる。一方、アドレス指定回路７は、サイクリック方
式光伝送回路６に対し、３．５．８．９番地の順でサイ
クリック指定を行うため、光ループ子局Ｉ／０５の入力
ポート３番地と５番地のデータが入力され２ポートＲＡ
Ｍ３に格納され、２ポートＲＡＭ３の８番地と９番地の
データが光ループ子局！／０４の出力ポートへ送出され
るため、４つのＩ／Ｏのスキャン時間毎に、各データは
更新されることになり、従来の全アドレススキャンに比
較して、データ更新が早くなる。
第３図に本発明の第２実施例における回路ブロック図を
示す。本実施例のシーケンスコントローラは、シーケン
スプロセッサｌと、シーケンスプログラムを格納するプ
ログラムメモリ２と、シーケンスプロセッサ１がシーケ
ンス処理を行う２ポートＲＡＭ３と、この２ポートＲＡ
Ｍ３のデータを光変換し、光ループ子局１／０４．５へ
順次送出するサイクリック方式光伝送回路６と、このサ
イクリック方式光伝送回路６のアドレスカウンタ１０へ
使用アドレス値を指定するアドレススイッチ９とを備え
ている。
示す。本実施例のシーケンスコントローラは、シーケン
スプロセッサｌと、シーケンスプログラムを格納するプ
ログラムメモリ２と、シーケンスプロセッサ１がシーケ
ンス処理を行う２ポートＲＡＭ３と、この２ポートＲＡ
Ｍ３のデータを光変換し、光ループ子局１／０４．５へ
順次送出するサイクリック方式光伝送回路６と、このサ
イクリック方式光伝送回路６のアドレスカウンタ１０へ
使用アドレス値を指定するアドレススイッチ９とを備え
ている。
シーケンスプロセッサ１はシーケンス処理を２ポートＲ
ＡＭ３に対して行う。上記第２図の例で説明すると，シ
ーケンスプロセッサｌは２ポートＲＡＭ３の３．５．８
．９番地に対してシーケンス処理を行う。一方、アドレ
ス指定スイッチ９であらかじめ、３．５．８．９のみ指
定されたアドレスカウンタ１０により、サイクリック方
式光伝送回路６は、２ポートＲＡＭ３の３，５番地へ光
ループ千局■／０５の入力ポートの３，５番地のデータ
を格納し、２ポートＲＡＭ３の８．９番地のデータを光
ループ千局Ｉ／０４の出力ポートの８，９番地へ出力す
るため、４つのＩ／Ｏのスキャン時間毎に各データは更
新される事になり、従来の全アドレススキャンに比較し
て、データ更新が早くなる。
ＡＭ３に対して行う。上記第２図の例で説明すると，シ
ーケンスプロセッサｌは２ポートＲＡＭ３の３．５．８
．９番地に対してシーケンス処理を行う。一方、アドレ
ス指定スイッチ９であらかじめ、３．５．８．９のみ指
定されたアドレスカウンタ１０により、サイクリック方
式光伝送回路６は、２ポートＲＡＭ３の３，５番地へ光
ループ千局■／０５の入力ポートの３，５番地のデータ
を格納し、２ポートＲＡＭ３の８．９番地のデータを光
ループ千局Ｉ／０４の出力ポートの８，９番地へ出力す
るため、４つのＩ／Ｏのスキャン時間毎に各データは更
新される事になり、従来の全アドレススキャンに比較し
て、データ更新が早くなる。
第４図に本発明の第３実施例における回路ブロック図を
示す。本実施例のシーケンスコントローラは、シーケン
スプロセッサ１と、シーケンスプログラムを格納するプ
ログラムメモリ２と、シーケンスプロセッサ１がシーケ
ンス処理を行う２ポートＲＡＭ３と、ダイレクト方式光
伝送回路１１と、前記２ポートＲＡＭ３のデータの出力
ポートに当たるアドレスデータをダイレクト方式光伝送
回路１ｌへ入力し、又２ポートＲＡＭ３のデータの入力
ポートに当たるアドレスへ、ダイレクト方式光伝送回路
ｌ１からのデータを入力するプロセッサ１２と、ダイレ
クト方式光伝送回路からデータを光伝送される光ループ
子局１／０４，５とを備えている。
示す。本実施例のシーケンスコントローラは、シーケン
スプロセッサ１と、シーケンスプログラムを格納するプ
ログラムメモリ２と、シーケンスプロセッサ１がシーケ
ンス処理を行う２ポートＲＡＭ３と、ダイレクト方式光
伝送回路１１と、前記２ポートＲＡＭ３のデータの出力
ポートに当たるアドレスデータをダイレクト方式光伝送
回路１ｌへ入力し、又２ポートＲＡＭ３のデータの入力
ポートに当たるアドレスへ、ダイレクト方式光伝送回路
ｌ１からのデータを入力するプロセッサ１２と、ダイレ
クト方式光伝送回路からデータを光伝送される光ループ
子局１／０４，５とを備えている。
プロセッサ１２は、シーケンス処理の起動前に、プログ
ラムメモリ２の内容を調べ、指定されている入出力アド
レス値をあらかじめ読み取っておく。
ラムメモリ２の内容を調べ、指定されている入出力アド
レス値をあらかじめ読み取っておく。
上記第２図の例で説明すると、シーケンスプロセッサ１
は、プログラムに沿って２ポートＲＡＭ３ヘシーケンス
処理を施す。この時は、２ポートＲＡＭ３のアドレスは
３，５，８．９番地だけの処理となる。一方、プロセッ
サ１２は、シーケンス処理に非同期に、２ポートＲＡＭ
３の８．９番地のデータを読み出して、ダイレクト方式
光伝送回路１１へ入力する。このダイレクト方式光伝送
回路１１は、８．９番地の光ループ子局１／０４へ順次
データを出力する。次に、プロセッサ１２は、ダイレク
ト方式光伝送回路１１へ３．５番地のアドレスを入力す
る。ダイレクト方式光伝送回路１１は、３，５番地の光
ループ子局Ｉ／０５のデータを順次入力し、プロセッサ
１２へ入力する。
は、プログラムに沿って２ポートＲＡＭ３ヘシーケンス
処理を施す。この時は、２ポートＲＡＭ３のアドレスは
３，５，８．９番地だけの処理となる。一方、プロセッ
サ１２は、シーケンス処理に非同期に、２ポートＲＡＭ
３の８．９番地のデータを読み出して、ダイレクト方式
光伝送回路１１へ入力する。このダイレクト方式光伝送
回路１１は、８．９番地の光ループ子局１／０４へ順次
データを出力する。次に、プロセッサ１２は、ダイレク
ト方式光伝送回路１１へ３．５番地のアドレスを入力す
る。ダイレクト方式光伝送回路１１は、３，５番地の光
ループ子局Ｉ／０５のデータを順次入力し、プロセッサ
１２へ入力する。
プロセッサ１２は、このデータを順次２ポートＲＡＭ３
の３，５番地へ入力する。これらの動作を以後繰り返し
ていく。この様に、４つのＩ／Ｏのスキャン時間毎に各
データは更新されることになり、従来の全アドレススキ
ャンに比較して、データ更新が早くなる。
の３，５番地へ入力する。これらの動作を以後繰り返し
ていく。この様に、４つのＩ／Ｏのスキャン時間毎に各
データは更新されることになり、従来の全アドレススキ
ャンに比較して、データ更新が早くなる。
発明の効果
本発明の第１の発明によれば、シーケンスプロセッサと
、このシーケンスプロセッサのシーケンスプログラムを
格納するプログラムメモリと、前記シーケンスプロセッ
サがシーケンス処理を行う２ポートＲＡＭと、この２ポ
ートＲＡＭのデータを光変換し光ループ子局Ｉ／Ｏへ順
次送出するサイクリック方式光伝送回路と、このサイク
リック方式光伝送回路の送出アドレスを指定するアドレ
ス指定回路とからなり、前記シーケンスプロセッサがプ
ログラムメモリの内容をサーチし、シーケンス処理を行
うＩ／Ｏアドレスを前記アドレス指定回路により指定し
、制御を行う光ループ千局Ｉ／Ｏのアドレスのみサイク
リックに光伝送するよう構戒しているので、シーケンス
プロセッサがプログラムメモリの内容をサーチして、シ
ーケンス処理を必要とするＩ／Ｏアドレスのみを順次サ
イクリックに光伝送する事ができるため、全てのアドレ
スをスキャンする従来例に比較して子局Ｉ／Ｏデータの
更新が最も短い時間で行うことができる。又、シーケン
スプログラムが変更された時も、シーケンスプロセッサ
がサーチしてアドレス指定回路により必要なアドレスの
みを選択するため、常に最も短い時間でデータ更新を行
うことができる。
、このシーケンスプロセッサのシーケンスプログラムを
格納するプログラムメモリと、前記シーケンスプロセッ
サがシーケンス処理を行う２ポートＲＡＭと、この２ポ
ートＲＡＭのデータを光変換し光ループ子局Ｉ／Ｏへ順
次送出するサイクリック方式光伝送回路と、このサイク
リック方式光伝送回路の送出アドレスを指定するアドレ
ス指定回路とからなり、前記シーケンスプロセッサがプ
ログラムメモリの内容をサーチし、シーケンス処理を行
うＩ／Ｏアドレスを前記アドレス指定回路により指定し
、制御を行う光ループ千局Ｉ／Ｏのアドレスのみサイク
リックに光伝送するよう構戒しているので、シーケンス
プロセッサがプログラムメモリの内容をサーチして、シ
ーケンス処理を必要とするＩ／Ｏアドレスのみを順次サ
イクリックに光伝送する事ができるため、全てのアドレ
スをスキャンする従来例に比較して子局Ｉ／Ｏデータの
更新が最も短い時間で行うことができる。又、シーケン
スプログラムが変更された時も、シーケンスプロセッサ
がサーチしてアドレス指定回路により必要なアドレスの
みを選択するため、常に最も短い時間でデータ更新を行
うことができる。
又、本発明の第２の発明によれば、サイクリック方式光
伝送回路の送出アドレスを指定するスイッチを設け、こ
のスイッチにてシーケンス制御を行うＩ／Ｏアドレスの
み指定する事により、制御を行う光ループ子局Ｉ／Ｏの
アドレスのみサイクリックに光伝送するよう構成してい
るので、シーケンスプロセッサが処理すべきＩ／Ｏアド
レスをあらかじめスイッチで指定しておくため、シーケ
ンス処理を必要とするＩ／Ｏアドレスのみを順次サイク
リックに光伝送する事ができるため、全てのアドレスを
スキャンする従来例に比較して子局Ｉ／Ｏデータの更新
が最も短い時間で行うことができる。
伝送回路の送出アドレスを指定するスイッチを設け、こ
のスイッチにてシーケンス制御を行うＩ／Ｏアドレスの
み指定する事により、制御を行う光ループ子局Ｉ／Ｏの
アドレスのみサイクリックに光伝送するよう構成してい
るので、シーケンスプロセッサが処理すべきＩ／Ｏアド
レスをあらかじめスイッチで指定しておくため、シーケ
ンス処理を必要とするＩ／Ｏアドレスのみを順次サイク
リックに光伝送する事ができるため、全てのアドレスを
スキャンする従来例に比較して子局Ｉ／Ｏデータの更新
が最も短い時間で行うことができる。
さらに、本発明の第３の発明によれば、ダイレクト方式
光伝送回路を備えたものにおいて、このダイレクト方式
光伝送回路へ前記２ポートＲＡＭのデータとそのアドレ
スを指定して書込み、又、指定したアドレスのデータを
このダイレクト方式光伝送回路から読出して２ポートＲ
ＡＭへ書込むプロセッサを設け、このプロセッサが前記
プログラムメモリの内容をサーチし、シーケンス処理を
行う光ループ子局１／Ｏアドレスのみサイクリックに光
伝送するよう構成しているので、シーケンスプログラム
の格納されたプログラムメモリの内容をプロセッサがあ
らかじめ読み取って、必要なアドレスの光ループ千局Ｉ
／Ｏのデータの入出力を２ポートＲＡＭとダイレクト方
式伝送回路の間で順次、サイクリックに光伝送する事が
できるため、全てのアドレスをスキャンする従来例に比
較して千局Ｉ／Ｏデータの更新が最も短い時間で行うこ
とができる。
光伝送回路を備えたものにおいて、このダイレクト方式
光伝送回路へ前記２ポートＲＡＭのデータとそのアドレ
スを指定して書込み、又、指定したアドレスのデータを
このダイレクト方式光伝送回路から読出して２ポートＲ
ＡＭへ書込むプロセッサを設け、このプロセッサが前記
プログラムメモリの内容をサーチし、シーケンス処理を
行う光ループ子局１／Ｏアドレスのみサイクリックに光
伝送するよう構成しているので、シーケンスプログラム
の格納されたプログラムメモリの内容をプロセッサがあ
らかじめ読み取って、必要なアドレスの光ループ千局Ｉ
／Ｏのデータの入出力を２ポートＲＡＭとダイレクト方
式伝送回路の間で順次、サイクリックに光伝送する事が
できるため、全てのアドレスをスキャンする従来例に比
較して千局Ｉ／Ｏデータの更新が最も短い時間で行うこ
とができる。
第１図は本発明の第１実施例の回路ブロック図、第２図
（ａ）． （ｂ）は本発明の選択アドレス・スキャンを
行ったサイクリック方式における２ポートＲＡＭの動作
説明図とスキャンの順番の説明図、第３図は本発明の第
２実施例の回路ブロック図、第４図は本発明の第３実施
例の回路ブロック図、第５図は従来例の回路ブロック図
、第６図（ａ）． （ｂ）は従来例の全アドレス・スキ
ャンを行うサイクリック方式における２ポートＲＡＭの
概念図とスキャンの順番の図である。 １・・・・・・シーケンスプロセッサ、２・・・・・・
プログラムメモリ、３・・・・・・２ポートＲＡＭ、４
．５・・・・・・光ループ子局Ｉ／Ｏ、６・・・・・・
サイクリック方式光伝送回路、７・・・・・・アドレス
指定回路、８・・・・・・指令信号、９・・・・・・ア
ドレス指定スイッチ、１０・・・・・・アドレスカウン
タ、１１・・・・・・ダイレクト方式光伝送回路、１２
・・・・・・プロセッサ。
（ａ）． （ｂ）は本発明の選択アドレス・スキャンを
行ったサイクリック方式における２ポートＲＡＭの動作
説明図とスキャンの順番の説明図、第３図は本発明の第
２実施例の回路ブロック図、第４図は本発明の第３実施
例の回路ブロック図、第５図は従来例の回路ブロック図
、第６図（ａ）． （ｂ）は従来例の全アドレス・スキ
ャンを行うサイクリック方式における２ポートＲＡＭの
概念図とスキャンの順番の図である。 １・・・・・・シーケンスプロセッサ、２・・・・・・
プログラムメモリ、３・・・・・・２ポートＲＡＭ、４
．５・・・・・・光ループ子局Ｉ／Ｏ、６・・・・・・
サイクリック方式光伝送回路、７・・・・・・アドレス
指定回路、８・・・・・・指令信号、９・・・・・・ア
ドレス指定スイッチ、１０・・・・・・アドレスカウン
タ、１１・・・・・・ダイレクト方式光伝送回路、１２
・・・・・・プロセッサ。
Claims (3)
- （１）シーケンスプロセッサと、このシーケンスプロセ
ッサのシーケンスプログラムを格納するプログラムメモ
リと、前記シーケンスプロセッサがシーケンス処理を行
う２ポートＲＡＭと、この２ポートＲＡＭのデータを光
変換し光ループ子局Ｉ／Ｏへ順次送出するサイクリック
方式光伝送回路と、このサイクリック方式光伝送回路の
送出アドレスを指定するアドレス指定回路とからなり、
前記シーケンスプロセッサがプログラムメモリの内容を
サーチし、シーケンス処理を行うＩ／Ｏアドレスを前記
アドレス指定回路により指定するようにしたことを特徴
とするシーケンスコントローラ。 - （２）シーケンスプロセッサと、このシーケンスプロセ
ッサのシーケンスプログラムを格納するプログラムメモ
リと、前記シーケンスプロセッサがシーケンス処理を行
う２ポートＲＡＭと、この２ポートＲＡＭのデータを光
変換し光ループ子局Ｉ／Ｏへ順次送出するサイクリック
方式光伝送回路と、このサイクリック方式光伝送回路の
送出アドレスを指定するスイッチとからなり、このスイ
ッチにてシーケンス制御を行うＩ／Ｏアドレスのみ指定
するようにしたことを特徴とするシーケンスコントロー
ラ。 - （３）シーケンスプロセッサと、このシーケンスプロセ
ッサのシーケンスプログラムを格納するプログラムメモ
リと、前記シーケンスプロセッサがシーケンス処理を行
う２ポートＲＡＭと、データを光変換し光ループ子局Ｉ
／Ｏの指定アドレスへ送出するダイレクト方式光伝送回
路と、このダイレクト方式光伝送回路へ前記２ポートＲ
ＡＭのデータとそのアドレスを指定して書込み、指定し
たアドレスのデータをこのダイレクト方式光伝送回路か
ら読出して２ポートＲＡＭへ書込むプロセッサからなり
、このプロセッサが前記プログラムメモリの内容をサー
チし、シーケンス処理を行う光ループ子局Ｉ／Ｏアドレ
スのみサイクリックに光伝送するようにしたことを特徴
とするシーケンスコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1151855A JPH0317706A (ja) | 1989-06-14 | 1989-06-14 | シーケンスコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1151855A JPH0317706A (ja) | 1989-06-14 | 1989-06-14 | シーケンスコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0317706A true JPH0317706A (ja) | 1991-01-25 |
Family
ID=15527735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1151855A Pending JPH0317706A (ja) | 1989-06-14 | 1989-06-14 | シーケンスコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0317706A (ja) |
-
1989
- 1989-06-14 JP JP1151855A patent/JPH0317706A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (ja) | データ処理システム | |
| US4339794A (en) | Method and system for controlling input/output in process control | |
| JPS63280365A (ja) | ダイレクトメモリアクセスオ−ダ競合制御方式 | |
| US4849962A (en) | Communications control unit | |
| JPH0317706A (ja) | シーケンスコントローラ | |
| US5588120A (en) | Communication control system for transmitting, from one data processing device to another, data of different formats along with an identification of the format and its corresponding DMA controller | |
| JP2723970B2 (ja) | データ転送制御装置 | |
| EP0230536A1 (en) | I/O processor for programmable sequence controller | |
| JPH02226419A (ja) | データ配列変換制御方式 | |
| JPH0816220A (ja) | プログラマブルシーケンスコントローラ | |
| JPS62182857A (ja) | 入出力制御装置 | |
| JPS6368955A (ja) | 入出力制御装置 | |
| JPH0115900B2 (ja) | ||
| JPS63168720A (ja) | メモリバツフア装置 | |
| JPS61216002A (ja) | プロセス制御装置 | |
| JPH08123749A (ja) | バスコントローラ | |
| JPS58181134A (ja) | デ−タ転送回路 | |
| JPH0440551A (ja) | データ転送方式 | |
| JPS63285611A (ja) | 数値制御装置における制御情報の入出力方法 | |
| JPH0635828A (ja) | 処理分岐方法 | |
| JPH0317756A (ja) | 記憶装置のアクセス方式 | |
| JPH09305562A (ja) | データ転送装置 | |
| JPH04232506A (ja) | ロボットの制御装置 | |
| JPH01129636A (ja) | 送信装置 | |
| JPH0449459A (ja) | Ｄｍａ転送方法 |