JPH03177110A - テスト装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、テスト装置に関し、特に、設定値を与えたプ
ログラマブル遅延回路によりクロック信号に所望の遅延
時間を与え、該クロック信号よるタイミングクロックを
被テスト装置に供給するテスト装置において、所望の遅
延時間の設定するタイミング補正を効率よく行えるテス
ト装置に関するものである。

〔従来の技術〕

従来、計測器、計算機など、タイミングクロックにより
所定の動作を行う装置においては、クロック発生器から
クロック信号を使用する箇所までの遅延時間を調整し１
例えば、複数の箇所に分配されるタイミングクロックを
同一にするために遅延時間補正が行なわれる。また、こ
のように装置における動作をテストするテスト装置にお
いても、クロック信号のタイミング補正を行うために遅
延時間補正が行われる。遅延時間補正のためには、設定
値により所定の遅延時間が得られるプログラマブル遅延
回路が用いられる。

このようなプログラマブル遅延回路による遅延時間補正
は１例えば、特開昭５８−２０１１２１号公報に記載さ
れているように、被補正クロックおよび補正を行う測定
系の遅延時間を測定し、測定した遅延時間からクロック
スキューを求め、プログラマブル遅延回路に遅延時間を
設定するようにしている。

〔発明が解決しようとする課題〕

ところで、上述のような従来の技術は、遅延時間を与え
るプログラマブル遅延回路の特性についての配慮がなさ
れていない。このため、遅延時間補正用のプログラマブ
ル遅延回路に所望の遅延時間を与える設定値を設定する
には、設定値を種々に変化して設定を繰り返えさなけれ
ばならず、適切な設定値を得るための設定回数が多くな
る。したがって、遅延時間の補正操作時間が長くなると
いう問題があった。

本発明は、上記問題点を解決するためになされたもので
ある。

本発明の目的は、設定値を与えたプログラマブル遅延回
路によりクロック信号に所望の遅延時間を与え、該クロ
ック信号よるタイミングクロックを被テスト装置に供給
するテスト装置において、所望の遅延時間を設定するタ
イミング補正を効率よく行えるテスト装置を提供するこ
とある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔課題を解決するための手段〕

上記目的を達成するため、本発明においては、設定値を
与えたプログラマブル遅延回路によりクロック信号に所
望の遅延時間を与え、該クロック信号をタイミングクロ
ックとして被テスト装置に供給するテスト装置において
、タイミングクロックとして供給するクロック信号供給
点とクロック信号発生点とのクロック比較により、前記
プログラマブル遅延回路による遅延時間を測定する時間
差測定器と、該時間差測定器により予めプログラマブル
遅延回路の設定値を変化させて設定値−遅延時間特性を
測定し、該設定値−遅延時間特性から所望の遅延時間を
与える設定値を算出し、該設定値を前記プログラマブル
遅延回路に設定し、再び、時間差測定器でクロック比較
を行い、プログラマブル遅延回路の設定値を補正する設
定制御回路とを備えたことを特徴とする。

〔作用〕

前記手段によれば、テスト装置に、プログラマブル遅延
回路による遅延時間を測定する時間差測定器と、設定制
御回路とが備えられる。時間差測定器は、タイミングク
ロックとして供給するクロック信号供給点とクロック信
号発生点とのクロック比較により、前記プログラマブル
遅延回路による遅延時間を測定する。設定制御回路は１
時間差測定器により予めプログラマブル遅延回路の設定
値を変化させて設定値−遅延時間特性を測定し、測定し
たプログラマブル遅延回路の設定値−遅延時間特性から
所望の遅延時間を与える設定値を算出し、該設定値を前
記プログラマブル遅延回路に設定する。そして、再び、
時間差測定器でクロック比較を行い、プログラマブル遅
延回路の設定値を補正する。

このように、設定制御回路は、遅延時間の補正の操作を
行う前に、まず、プログラマブル遅延回路の設定値−遅
延時間特性を測定し、測定した特性によりプログラマブ
ル遅延回路に設定する遅延時間の設定値を算出し、算出
した設定値をプログラマブル遅延回路に設定する。

これにより、プログラマブル遅延回路への設定回数を少
なくして、適切な遅延時間を与える設定値の設定が行な
える。また、事前にプログラマブル遅延回路の特性を測
定するため、当該プログラマブル遅延回路の故障などが
事前に発見できる。

したがって、テスト装置から出力するタイミングクロッ
クの遅延時間の調整は、高速で正確に行うことが可能と
なり、試験機や計算機の製造を容易にできる。

〔実施例〕

以下、本発明の一実施例を図面を用いて具体的に説明す
る。

第１図は、本発明の一実施例にかかるテスト装置の構成
を示すブロック図である。第１図において、１はクロッ
ク信号発生器、２は被試験装置、３はプログラマブル遅
延回路、４は駆動回路、５は経路切換スイッチ、６は選
択回路、７は時間差測定器、８は測定スイッチである。

また、１０は設定制御回路、１１は遅延時間補正結果デ
ータである。

２０は被試験装置に対する１つのテストユニットであり
、このテストユニット２０が複数組設けられている。設
定制御回路１０には、遅延回路特性計算式１２と、遅延
時間補正目標時間１３のデータがそれぞれ与えられてお
り、遅延時間補正等の設定を行う。

すなわち、設定制御回路１０は、プログラマブル遅延回
路３．経路切、換スイッチ５２選択回路６．測定スイッ
チ８等を制御し、選択回路６により選択されたテストユ
ニット２０からの信号を時間差測定器７に入力し、時間
差測定器７からの時間差信号を受けて、遅延回路特性を
測定し、演算により遅延時間補正値を設定する。

テスト装置では、クロック信号発生器１からのクロック
信号に対して、プログラマブル遅延回路３により遅延時
間を与え、遅延時間を与えたクロツク信号を駆動回路４
．経路切換スイッチ５を介して被試験装置２に与える。

また、プログラマブル遅延回路２の遅延時間設定値を補
正する。タイミング補正を行うとき、経路切換スイッチ
５により信号経路を切換え、被試験装Ｈ２に与えるクロ
ック信号を選択回路６を経て時間差測定器７に与える。

時間差測定器７は、測定スイッチ８を開成して、被試験
装置２に供給する遅延クロック信号を、選択回路６を介
して一方端に入力すると共に、他方端には、クロック信
号発生器１からのクロック信号を直接に入力する。そし
て、クロック信号発生器１からのクロック信号に遅延時
間を与えて、被試験装置２にタイミングクロックを供給
する遅延クロック信号と、直接的なりロック信号との時
間差を測定し、プログラマブル遅延回路３による遅延時
間を測定する。また、時間差測定器７は、経路切換スイ
ッチ５を被試験装置側に切換えて、経路切換スイッチ５
の端部を解放端とし、ＷＪ定スイッチ８を開底して、ク
ロック信号発生器１からのクロック信号のレベル測定を
２つのレベル値で行い、反射法により経路切換スイッチ
５と測定スイッチ８との間の信号伝搬の遅延時間を測定
する。

次に、このように構成されているテスト装置における動
作を説明する。

まず、プログラマブル遅延回路３の遅延特性を測定する
ため経路切換スイッチ５を選択回路６側のｍ点に接続し
、測定スイッチ８は開放する。

設定制御回路１０によりプログラマブル遅延回路３の遅
延時間の設定値をＯ”Ｍａｘデイレ−（最大遅延時間）
まで順次に可変して設定し、その各々の設定値に対して
、その設定値による遅延クロック信号を選択回路６を介
して時間差測定器７に入力し、直接的経路からのクロッ
ク信号との時間差を時間差測定器フにより測定し、基準
クロックとの位相差（時間差）を測定する。これにより
、第２図に示すようなプログラマブル遅延回路の遅延時
間特性を測定する。そして、この遅延時間特性から設定
値−遅延時間の関数を求め、この逆関数である遅延時間
−設定値の関数Ｆ（ｘ）を作成する（Ｘは遅延時間）。

次に、被試験装置２に供給する遅延クロック信号のタイ
ミングスキューの補正を行うため、経路切換スイッチ５
と測定スイッチ８との間の選択回路６が介在する信号経
路の信号伝搬の遅延時間を測定する。

これは、まず、経路切換スイッチ５を被試験装＠２の側
のｎ点に接続し、経路切換スイッチ５のｍ点を解放端と
し、測定スイッチ８を閉じて時間差測定器１の入力のｄ
点とｅ点を短絡し、クロック信号の波形を測定する。こ
れにより、クロック信号の伝搬により、第３図に示すよ
うな、信号経路の伝搬信号波形３１が時間差測定器７の
ｄ点、ｅ点の入力端に加わるようにする。時間差測定器
７の比較電圧をｅ点はＶ、１．ｄ点はｖ１□に設定する
ことにより、ｄ点からｍ点までの信号測定経路における
往復の遅延時間ｔ５が測定できる。この測定経路の遅延
時間ｔ、の測定は、選択回路６を切換え、他のテストユ
ニット２１の被試験装置の補正を行う場合の信号伝搬経
路（他の補正対象の信号測定系の経路）に対しても同様
にして測定する。

次に、経路切換スイッチ５をｍ点に接続し、測定スイッ
チ８を開いて、プログラマブル遅延回路３の遅延時間を
最小値（設定値二〇）にして、ｅ点に対するｄ点の時間
差（ＩＩ動回路４１選択回路６を含む測定経路の遅延時
間）ｔｒを測定する。

この測定経路の遅延時間ｔ、および時間差ｔ２から測定
系の信号測定経路に対する遅延時間の補正を行い、経路
切換スイッチ５からの出力点（被試験装置に対する遅延
クロック信号供給点）における遅延時間の値ｔＡを求め
る。

ｊＡ＝ｔ、−ｔ、／２　　　　　　　・・・・・・（１
）次に、全てのテストユニット２０のタイミング補正を
行う補正対象の系に対して、遅延クロック信号供給点で
の遅延時間ｔＡの最大値ｊ　Ａ（、Ａｙ　＋を求め。

最大値に対するスキューｔ１□を求める。

ｔｍｘ＝　ｔＡＩＨＡｘｌ　　ｆ−ａ　　　　　　””
・・（２）そして、このスキューｔ１、から、タイミン
グスキュー補正を行うための遅延時間を与える補正設定
値Ｘ、を、遅延時間特性の関数Ｆ（ｘ）から求める。

Ｘ、＝Ｆ（ｔ、□）　　　　　　　　・・・・・・（３
）補正設定値Ｘ、は、第２図に示すように、事前に測定
したプログラマブル遅延回路の遅延時間特性を近似した
関数Ｆ（ｘ）により求められているため、例えば、第４
図に示すように、実際の遅延回路の遅延時間特性と求め
た関数との間にバラツキがあると、演算により求めた補
正設定値Ｘ１をプログラマブル遅延回路に設定すると、
実際の遅延回路の遅延時間はｔＦｉとなってしまう。こ
のため、スキュー補正のための目的の遅延時間ｔ１１が
補正設定値Ｘにより得られるように、遅延時間を実際の
遅延時間を近づけるために、遅延特性関数における補正
遅延時間ｔ、２を、次の式により求める。

ｊｙ２＝ｊ＊ｘ　　（ｔｒｔ　　ｔ□）　・・・・・・
（４）求めた補正遅延時間ｔ、を用いて、更に遅延時間
特性の関数Ｆ（ｘ）を用いて補正設定値Ｘ２を求める。

Ｘ２＝Ｆ（ｔ、□）　　　　　　　　　　　・・・・・
・　（５）必要があれば、更に、式（４）２式（５）を
繰り返し用いて、新たに次の補正設定値Ｘ、、Ｘ４．・
・・を順時に求める処理を行い、スキューが判定値以下
となるまで行う。

このようにして、テスト装置における被試験装置に与え
るクロック信号のタイミングスキューの補正を行う。こ
れによれば、事前にプログラマブル遅延回路の特性を測
定して、特性を表現する関数を求め、求めた関数の演算
によって補正設定値を算出する処理を行うことにより、
例えば、タイミングスキュー補正を高速に実行でき、補
正時間が短縮できる。

第５図は、このようなタイミングスキュー補正の手法を
用いてプログラマブル遅延回路に設定す設定値を求める
処理フローを示すフローチャートである。

第５図を参照して説明すると、この処理では、まず、ス
テップ４１で、タイミング補正を行う目標となる位相補
正目標時間（遅延時間補正目標時間）Ｔｐを設定する。

次に、ステップ４２において、プログラマブル遅延回路
の遅延時間をＯとする設定値Ｄｓを設定し、その時の遅
延時間Ｔｘを測定する。次のステップ４３で、目標時間
との設定遅延時間の差（Ｔｐ−Ｔｘ）であるスキューＴ
ｄを求める。次に、ステップ４４において、スキューＴ
ｄがＯとなったか否かを判定し、Ｏでなければ、ステッ
プ４５に進み、プログラマブル遅延回路の遅延特性から
求めた関数Ｆ　（ｘ）によりスキューＴｄの遅延時間を
与える設定値Ｄｓｋを求める。この処理では設定値−遅
延時間特性の関数Ｆ（ｘ）を−次式で近似した関数Ｄｓ
ｋ＝（Ｔｄ＋Ａ）／Ｂにより求める。次に、ステップ４
６において、求めた設定値Ｄｓｋをプログラマブル遅延
回路に設定し、これに対する遅延時間Ｔｘを測定する。

そして、ステップ４３に戻り、測定した遅延時間Ｔｘに
対して再びスキューＴｄを求め、ステップ４４において
、スキューＴｄがＯとなったか否かを判定する。スキュ
ーＴｄがＯでなければ、ステップ４５からの同様な処理
を繰り返し行う。ステップ４４の判定によりスキューＴ
ｄがＯと判定できれば、その時の設定値Ｄｓｋが求めら
れるスキュー補正の設定値なので、処理を終了する。

ところで、テスト装置により被試験対象装置をテストす
る場合には、各々の被試験対象に対して適合させるテス
ト治具を用いる必要がある。この場合、テスト治具先端
まで含めてタイミングスキュー補正を行うことが所望さ
れる。また、テスト治具を用いて被試験対象のテストを
行う場合には、複数のテスト対象を同時的にテストする
場合が多く、複数のテスト治具が同時的に用いられる。

次に、このような使用目的に対するテスト装置の他の実
施例について説明する。

第６図は、テスト治具を含めてタイミングスキュー補正
を行うテスト装置の構成を示すブロック図である。この
実施例のテスト装置は、テスト治具別に使用クロックを
分け、テスト治具とクロックを対としてタイミングスキ
ュー補正を行うような構成としたものである。第６図に
おいて、５１は複数のクロック信号を発生するクロック
発生器。

５２は複数のクロック信号を切換えるクロック選択回路
、５３はプログラマブル遅延回路、５４はドライバ、５
６は選択回路、５７は時間差測定器である。また、６０
は制御処理装置、６１は設定値を記憶しておく記憶回路
である。７０ａ、７０ｂはそれぞれのテスト治具である
。

クロック発生器５１で作られた複数のクロック信号は、
クロック選択回路５２で選択され１選択されたクロック
信号がプログラマブル遅延回路５３に供給される。プロ
グラマブル遅延回路５３は記憶回路６１から与えられた
設定値による遅延時間だけクロック信号に遅延を与えて
、ドライバ５４にクロック信号を供給する。これにより
、ドライバ５４からのクロック信号に対してはタイミン
グスキューの補正がなされて、スイッチＳＷＩを介して
テスト装置から出力される。スイッチＳＷＩから出力さ
れたスキュー補正液のクロック信号は、スイッチＳＷ４
を介してテスト治具Ａ　（７０ａ）　、またはスイッチ
ＳＷ５を介してテスト治具Ｂ（７０ｂ）に供給される。

テスト治具Ａおよびテスト治具Ｂは同時に接続すること
はないため、スイッチＳＷ４．スイッチＳＷ５はどちら
か一方がオンとなる。

プログラマブル遅延回路５３で与える遅延時間の設定値
は、予めプログラマブル遅延回路５３の設定値−遅延時
間特性により求められて記憶回路６１に記憶されており
、クロック切替信号５０により記憶回路６１のアドレス
指定が行われ、記憶口１ｓｔから所定の遅延時間を与え
る設定値が読出される。また、クロック切替信号５０は
、同時にクロック選択回路５２へも入力されており、ク
ロック信号をクロック切替信号５０の制御により選択す
る。

ところで、テスト装置からタイミングスキューの補正が
行なわれたクロック信号は、スイッチＳＷ１を介して出
力され、テスト治具７０ａ、７０ｂに供給されるが、こ
のスイッチＳＷＩから出力されるクロック信号に対して
プログラマブル遅延回路により遅延時間を与えるための
設定値は、予め求められる。このために、スイッチＳＷ
Ｉの出力点Ｃからのクロック信号は、ＳＷ２を通してテ
ストユニットの出力切替を行う選択回路５６に接続され
る。選択回路５６はテストユニットの出力を切替え。

テストユニットの１箇所を選択しその出力を時間差測定
器５７へ接続する。時間差測定器５７は、クロック発生
器５１から出力される複数のクロック信号の内の１つの
信号を基準とし、この基準クロック５１ａに対して、時
間差の測定を行う。また、時間差測定器５７には反射法
により遅延クロック信号の出力点Ｃと時間差測定器５７
の入力点までの信号測定経路によるクロック信号の遅延
時間を測定するため、時間差測定器５７の入力端を短絡
するスイッチＳＷ３が設けられている。

制御処理装置６０が、この時間差測定器５７から得られ
る基準クロックに対する時間差の測定値から、タイミン
グ補正制御処理を行い、タイミング補正値を求め、プロ
グラマブル遅延回路に対する設定値を求めて、記憶回路
６１に当該設定値を記憶する処理を行う。

すなわち、制御処理装置６０のタイミング補正制御処理
では、タイミング補正値が求められる。これは、まず、
スイッチＳＷＩおよびスイッチＳＷ２をオンとし、他の
スイッチＳＷ３〜ＳＷ５をオフとして、基準クロックに
対するタイミングの時間差（遅延時間）　ｔｏｕｔを測
定する。次に、テスト装置から出力する遅延クロック信
号出力の平均値に対する各出力のスキュー分Δｔｏｕｔ
を求める。

次にスイッチＳＷ３をオンとし、他のスイッチをオフと
して１反射法によりクロック信号の出力点Ｃと時間差測
定器５７の入力点までの測定経路による遅延時間を測定
する。この場合には、スイッチＳＷＩの出力点Ｃと時間
差測定器５７の一方の入力端ｄの間の測定経路ｃ、ｄの
時間差ｔｃｄを、信号伝搬の反射波を２つのレベル値で
判定することにより測定しく第３図参照）、前述の処理
と同様にして平均値に対する各出力のスキューΔｔｃｄ
を求める。

次にスイッチＳＷ３．スイッチＳＷ２．およびスイッチ
ＳＷ４をオンとし、他のスイッチをオフとして、前述と
同様に反射法を用いて、テスト治具Ａに対する信号伝搬
経路を含めた測定経路に対する遅延時間を測定する。す
なわち、例えば、テスト治具Ａの解放端ａと時間差測定
器５７の一方の入力端ｄの間の測定経路ａｄの時間差ｔ
ａｄは、反射波を２つのレベル値で判定することにより
測定する。そして、前述と同様にして平均値に対する各
出力のスキューΔｔａｄを求める。

このようにしてテスト治具Ａに対して、テスト治具Ａの
信号伝搬経路をも含めての各出力のスキューΔｔａｄを
求める処理を行い、次に、テスト治具Ｂに対しても同様
に、テスト治具Ｂの信号伝搬経路をも含めての各出力の
スキューΔｔｂｄを求める処理を行う。この場合には、
テスト治具Ａの測定処理におけるスイッチＳＷ４の代わ
りに、テスト治具Ｂの測定処理においてはスイッチＳＷ
５をオンとして、同様にして、各出力のスキュー△ｔｂ
ｄを求める。

以上の各々の測定値よりテスト治具Ａのタイミング補正
値は、 （Δｔｏｕｔ−Δｔｃｄ）　＋（△ｔａｄ−Δｔｃｄ　
）と求められ、また、テスト治具Ｂのタイミング補正値
は、 （Δｔｏｕｔ−Δｔｃｄ）　＋　（△ｔｂｄ−Δｔｃｄ
　）と求められる。

このようにして求めた各テスト治具を含めた各タイミン
グ補正値の遅延時間を与えるためプログラマブル遅延回
路に設定する設定値は、例えば、第５図に説明したよう
な処理により求め、求めた設定値を記憶回路６１に記憶
する。

このようにして、タイミング補正値に対する遅延時間の
設定値を求めて、設定値を記憶回路に記憶するが、この
設定値はプログラマブル遅延回路に供給するクロック信
号に対して求められたものである。したがって、予じめ
供給するクロック信号をテスト治具Ａ用とテスト治具Ｂ
用とに分けておくことにより、前述のようにして求めた
タイミング補正値が、テスト治具Ａに対して、テスト治
具Ａ用のクロック信号とテスト治具Ａとの組合せで求め
られることになる。また、テスト治具Ｂに対しては、テ
スト治具Ｂ用のクロック信号とテスト治具Ｂとの組合せ
でタイミング補正値が求められることになる。このため
、記憶回路６１には、テスト治具Ａおよびテスト治具Ｂ
に対し、双方のタイミング補正の設定値データが求めら
れ、記憶される。

これにより、つまり、テスト治具を切替えた場合は、ク
ロック信号を切替えるのみで、それに対応して、プログ
ラマブル遅延回路に設定する設定値が読み出され、テス
ト治具を含めたタイミング補正されたタイミングクロッ
クが供給される。

このように、テスト治具別に使用クロックを分け、テス
ト治具とクロック信号とを対として、テスト治具の信号
経路をも含めてタイミング補正を行い、タイミング補正
の設定値を記憶することにより、テスト治具を切替える
たびにタイミング補正をやり直す必要がなくなり、テス
ト時間短縮を行うことが可能となる。また、タイミング
精度の高いテストを行うことが可能となる。

以上１本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

（発明の効果〕 以上、説明したように、本発明によれば、遅延時間の補
正の操作を行う前に、まず、プログラマブル遅延回路の
設定値−遅延時間特性を測定し、測定した特性によりプ
ログラマブル遅延回路に設定する遅延時間の設定値を算
出し、算出した設定値をプログラマブル遅延回路に設定
する。このため、プログラマブル遅延回路への設定回数
を少なくして、適切な遅延時間を与える設定値の設定が
行なえる。また、事前にプログラマブル遅延回路の特性
を測定するため、当該プログラマブル遅延回路の故障な
どが事前に発見できる。したがって、テスト装置から出
力するタイミングクロックの遅延時間の調整は、高速で
正確に行うことが可能となり、試験機や計算機の製造を
容易にできる。

【図面の簡単な説明】

第１図は、本発明の一実施例にかかるテスト装置の構成
を示すブロック図、 第２図は、プログラマブル遅延回路の遅延時間特性を設
定値−遅延時間の関数として求めた関数の一例を示す図
、 第３図は、信号経路のクロック信号の伝搬信号波形によ
る信号経路の遅延時間を測定する方法を説明する図、 第４図は、遅延回路の遅延時間特性に応じてタイミング
スキュー補正を行う処理を説明する図、第５図は、この
ようなタイミングスキュー補正の手法を用いてプログラ
マブル遅延回路に設定す設定値を求める処理フローを示
すフローチャート、第６図は、テスト治具を含めてタイ
ミングスキュー補正を行うテスト装置の構成を示すブロ
ック図である。 図中、１・・・クロック信号発生器、２・・・被試験装
置、３・・・プログラマブル遅延回路、４・・・駆動回
路、５・・経路切換スイッチ、６・・・選択回路、７・
・・時間差測定器、８・・・測定スイッチ、１０・・・
設定制御回路、１１・・・遅延時間補正結果データ、２
０・・・テストユニット、５１・・・クロック発生器、
５２・・・クロック選択回路。 ５３・・プログラマブル遅延回路、５４・・・ドライバ
、５６・・・選択回路、５７・・・時間差測定器、６０
・・・制御処理装置、６１・・・記憶回路、　７０ａ　
、　７０ｂ・・テスト治具。

Claims (1)

1. 【特許請求の範囲】 １、設定値を与えたプログラマブル遅延回路によりクロ
   ック信号に所望の遅延時間を与え、該クロック信号をタ
   イミングクロックとして被テスト装置に供給するテスト
   装置において、タイミングクロックとして供給するクロ
   ック信号供給点とクロック信号発生点とのクロック比較
   により、前記プログラマブル遅延回路による遅延時間を
   測定する時間差測定器と、該時間差測定器により予めプ
   ログラマブル遅延回路の設定値を変化させて設定値−遅
   延時間特性を測定し、該設定値−遅延時間特性から所望
   の遅延時間を与える設定値を算出し、該設定値を前記プ
   ログラマブル遅延回路に設定し、再び、時間差測定器で
   クロック比較を行い、プログラマブル遅延回路の設定値
   を補正する設定制御回路とを備えたことを特徴とするテ
   スト装置。 ２、請求項１に記載のテスト装置において、複数の被テ
   スト装置に対して、それぞれにタイミングクロックを供
   給する複数のプログラマブル遅延回路と、該プログラマ
   ブル遅延回路からのクロック信号を被テスト装置に供給
   する各クロック信号供給点の信号を切換えて時間差測定
   器に供給する選択回路とを更に備え、設定制御回路は、
   時間差測定器により前記選択回路を含んだ経路でプログ
   ラマブル遅延回路の遅延時間を測定し、プログラマブル
   遅延回路の設定値−遅延時間特性を測定し、該設定値−
   遅延時間特性から所望の遅延時間を与える設定値を算出
   し、該設定値をプログラマブル遅延回路に設定し、再び
   、時間差測定器でクロック比較を行い、プログラマブル
   遅延回路の設定値を補正すること特徴とするテスト装置
   。 ３、請求項１に記載のテスト装置において、プログラマ
   ブル遅延回路の遅延時間を補正する遅延時間補正方式で
   あって、クロック信号を遅延してクロック供給点に供給
   するプログラマブル遅延回路と、クロック供給点から時
   間差測定器までの間に設けた選択回路とを有し、前記時
   間差測定器により予めプログラマブル遅延回路の設定値
   −遅延時間特性を測定し、次に前記時間差測定器で基準
   クロックと選択回路を経由した調整すべきクロック信号
   との時間差を測定し、プログラマブル遅延回路の設定値
   −遅延時間特性と時間差から設定値の補正値を求めて、
   求めた補正値を調整すべきクロック信号を供給するプロ
   グラマブル遅延回路に設定し、再び基準クロックと調整
   すべきクロック信号との時間差を測定し、該時間差が判
   定値以下となるまで前記補正値を求めて設定する動作を
   くり返すことを特徴とする遅延時間補正方式。 ４、選択回路は、複数の被テスト装置に対する各クロッ
   ク供給点からのクロック信号の時間差測定器への供給を
   選択し、時間差測定器が各クロック供給点におけるクロ
   ック信号と基準クロックとの差を測定して、複数の被テ
   スト装置に対する複数のプログラマブル遅延回路の設定
   値を補正して調整し、複数の被テスト装置に対する各ク
   ロック供給点のクロック信号の位相差をなくすことを特
   徴とする請求項３に記載の遅延時間補正方式。 ５、請求項１に記載のテスト装置を用いて、被テスト装
   置のテスト治具を含めたタイミングクロックの遅延時間
   補正を、複数の各々のテスト治具に対して行い、各々の
   プログラマブル遅延回路の設定値を求めて、各テスト治
   具に対応して記憶回路に記憶し、テスト装置からクロッ
   ク信号を供給する複数のテスト治具を切替えて使用する
   場合、テスト治具別に使用クロックを分け、該使用クロ
   ックに対して、記憶回路に記憶した設定値をプログラマ
   ブル遅延回路に設定して、テスト治具対応に使用クロッ
   クのタイミング補正を行い、複数のテスト治具のタイミ
   ング補正を切替により同時的に行うことを特徴とするテ
   スト装置。