JPH03178134A - 同極ゲートｍｉｓトランジスタの製造方法 - Google Patents

同極ゲートｍｉｓトランジスタの製造方法

Info

Publication number
JPH03178134A
JPH03178134A JP1318560A JP31856089A JPH03178134A JP H03178134 A JPH03178134 A JP H03178134A JP 1318560 A JP1318560 A JP 1318560A JP 31856089 A JP31856089 A JP 31856089A JP H03178134 A JPH03178134 A JP H03178134A
Authority
JP
Japan
Prior art keywords
gate electrode
impurity
impurities
diffusion
adsorption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1318560A
Other languages
English (en)
Other versions
JP2920546B2 (ja
Inventor
Tadao Akamine
忠男 赤嶺
Kenji Aoki
健二 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP1318560A priority Critical patent/JP2920546B2/ja
Priority to EP19900122648 priority patent/EP0431444A3/en
Priority to CA002031417A priority patent/CA2031417A1/en
Publication of JPH03178134A publication Critical patent/JPH03178134A/ja
Priority to US08/544,454 priority patent/US5874352A/en
Application granted granted Critical
Publication of JP2920546B2 publication Critical patent/JP2920546B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/30—Diffusion for doping of conductive or resistive layers
    • H10P32/302—Doping polycrystalline silicon or amorphous silicon layers

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、同極ゲートＭＩＳ）ランジスタの製造方法
に関する。
〔従来の技術〕
従来、同極ゲー）Ｍｉｓ）ランジスタを製造する場合、
ゲート電極と、ソース領域及びドレイン領域への不純物
のドーピングには、イオン注入法又はブリデポが用いら
れている。
（発明が解決しようとする課題〕 しかしながら、イオン注入法やブリデポを用いると以下
の様な問題があった。即ち、イオン注入法では、注入時
に注入される不純物が持つ運動エネルギーにより、不純
物は注入された時点ですでにある程度の深さを持ってし
まう為、イオン注入後に、熱処理による活性化を行うと
、不純物がゲート電極から、ゲート絶縁膜、チャネル部
分にまで拡散してしまっていた。また、プリデボにおい
ても、酸化膜を介して不純物を拡散させる為、濃度の制
御が困難であり、更に９００℃程度の高温プロセスであ
ることから、イオンインプラの場合同様、ゲート電極内
の不純物が、チャネル領域まで拡散してしまっていた０
以上のように、同極ＭＩＳトランジスタのゲート電極の
ドーピングにイオンインプラやプリデボのような従来の
方法を用いた場合、第４図に示されるように、ゲート直
下のチャネル領域にまで、チャネル領域とは逆の導伝型
の不純物がゲート電極から拡散してしまい、トランジス
タの閾（Ｉ電圧の低下及びチャネル領域に不純物原子が
多くなる為の移動度の低下などの問題が起こる。この問
題は、Ｐチャネルの同極ＭＩＳトランジスタにおいて、
Ｂの拡散係数が大きいことから特に大きい問題となる。
〔課題を解決するための手段〕
上述した従来の技術の問題点を解決するために、本発明
においては、ＭＩＳ）ランジスタのゲート電極と、ソー
ス領域及びドレイン領域を規定する半導体層表面につい
て、活性面を形成し活性面に対して不純物成分を有する
気体を供給し、不純物成分を含む吸着層を形成し、加熱
により吸着層に含まれる不純物成分を半導体層に固相拡
散する分子層ドーピング（Ｍ　Ｌ　Ｄ　：　Ｍｏ１ｅｃ
ｕｌａｒ　ＬａｙｅｒＤｏｐｉｎｇ）法を用いて同伝導
型のゲート電極、ソース領域、ドレイン領域を同時に形
成することとした。
〔作　用〕
本発明の詳細な説明する為に、まず本発明にかかる不純
物ドーピング方法を実施する為の装置を説明する。第２
図は不純物ドーピング装置の模式図である。図示する様
に、シリコンからなる半導体層を有するシリコン基板ｌ
を石英製の真空チャンバ１２の内部中央付近にセットす
る様になっている。基板ｌの温度は赤外線ランプ加熱方
式あるいは抵抗加熱方式を用いた加熱系１３を制御する
事により、所定の温度に設定可能である。チャンバ１２
の内部はターボ分子ポンプを主排気ポンプとした複数の
ポンプから構成された高真空排気系１４を用いて高真空
に排気可能となっている。チャンバ１２内部の真空度は
圧力計１５を用いて常時モニタリングされている。シリ
コン基板ｌの搬送は、チャンバ１２に対してゲートパル
プ１６ａを介して接続されたロード室１７とチャンバ１
２との間で、ゲートパルプ１６ａを開けた状態で搬送機
構１８を用いて行われる。なお、ロード室１７は、シリ
コン基板１のロード室１７への出入れ時と搬送時を除い
て、通常はゲートパルプ１６ｂを開いた状態でロード室
排気系１１により高真空排気されている。真空チャンバ
１２には、ガス導入制御系２０を介してガス供給源１９
が接続されている。ガス供給源１９は、本発明にかかる
不純物ドーピングを行う為に必要な複数の原料ガスを貯
蔵しているガスボンベを内蔵している。ガス供給源１９
からチャンバ１２へ導入される原料ガスの種類、導入時
間、導入圧力等はガス導入制御系２０を用いてコントロ
ールされる。
次に第２図を参照して本発明の作用を詳細に説明する。
同極ＭＩＳトランジスタのゲート電極、ソース領域、ド
レイン領域に不純物をドープする際、まず、ゲート電極
及びゲート絶縁膜で被覆されていない素子領域表面の活
性化処理あるいは清浄化処理を行う、シリコン基板ｌを
バックグランド圧力がｌＸｌ０−’Ｐａ以下に保持され
た真空チャンバの中央部にセントし、基板温度を例えば
８５０℃に保持してガス供給源より水素ガスをチャンバ
１２の内部に導入する。水素ガスは例えばチャンバ内部
の圧力が１．３　ｘｔｏ−”ｐ　ａになる様な条件で一
定時間導入される。これによってシリコン基板の半導体
層表面に形成されていた不活性被膜即ち自然酸化膜が除
去され、化学的に活性なシリコン表面が露出する。この
活性化処理は続いて行われる吸着処理の前処理として重
要である。即ち、吸着層は半導体層の活性面に対しての
み選択的に形成されるからである。
続いて、吸着処理は原料ガスをチャンバに導入する事に
より行われる。このガス導入中、シリコン基板１は４０
０℃ないし９００℃の温度範囲において加熱保持されて
いる。原料ガスとしては、Ｐ型又はＮ型の不純物成分を
有する気体を用いる０例えばＰ型の不純物成分Ｂを有す
る気体Ｂ　ｔ　Ｈｈをチャンバ内に導入すれば半導体活
性面にＢを含む吸着層が形成される。
最後に、基板を所定時間加熱することにより、吸着層に
含まれる不純物Ｂを拡散源とした不純物拡散を行い拡散
層を形成する。同時に不純物原子Ｂの活性化も行われる
。
以上の様に、本発明にかかる不純物ドーピング方法で、
ゲート電極、ソース領域、ドレイン領域を形成すると、
酸化膜等を介さず、直接半導体の活性面に不純物が吸着
するのでブリデポに比較して非常にドーズ量の制御性が
良く、又、不純物が表面に吸着した後、アニールによっ
てそこから内部へ拡散するので不純物の注入時にすでに
ある程度の深さを持つイオンインプラ法に比較して、非
常に浅い接合の形成が可能である。
〔実施例〕
以下第１図を参照して同極ゲー）ＭＩＳトランジスタの
製造に関する本発明の第１の実施例を詳細に説明する。
この実施例は、素子領域にＰ型の不純物ボロンを導入し
てＰ型のトランジスタを製造するものである。第１図（
Ａ）に示す様に、シリコンからなる半導体基板１が準備
される。基板１の表面には素子骨Ｈ６１域を規定するフ
ィールド酸化膜２が形成されている。フィールド酸化膜
２は例えば選択的熱酸化処理により形成され、素子領域
を囲む様に配置されている。素子領域にはゲート絶縁膜
３とゲート電極４が形成されている。ゲート絶縁１１３
はシリコン酸化膜、シリコン窒化膜あるいはこれらの膜
の二層構造から構成されている。又、ゲート電極４は多
結晶シリコンからなり例えば化学気相成長法により堆積
された後、パタニングされて形成される。ゲート絶縁膜
３は、ゲート電極４のパターニング時、又はパターニン
グ後にゲート電極４をマスクにしてパターニングされる
。この様にして準備された素子領域の表面は自然酸化Ｍ
５によって被覆されている。
第１図（Ｂ）に示す工程において、素子領域表面の活性
化処理あるいは清浄化処理が行われ、自然酸化Ｍ５が除
去される０例えば、基板１の温度８５０℃、バックグラ
ンドの圧力ｌＸｌ０−’Ｐａ以下で、Ｈ□ガスを１．３
　ｘｌＯ−”Ｐ　ａの圧力で５分間導入すると、ゲート
電極４の表面及びゲート絶縁膜３によって被覆されてい
ない素子領域の表面は活性化される 第１図（Ｃ）に示す工程において、半導体基板１の温度
が例えば８２５℃でＢ！Ｈ，ガス９が例えば１　ｘｔｏ
−”ｐ　ａの圧力で１００秒間導入され、素子領域及び
ゲート電極４表面の活性面上に不純物吸着Ｎ６を形成す
る。不純物吸着層６はＢ　ｔ　Ｈｈガス９の熱分解によ
り生じたＢを含む。
最後に第１図（Ｄ）に示す工程において、アニールが行
われ、吸着層６に含まれる不純物Ｂはゲート電極４に固
相拡散されゲート電極の導電率を所望の値に設定すると
ともに、素子領域にも固相拡散されＰ型の不純物に冨ん
だソース領域７及びドレイン領域８を形成する。ソース
領域７及びドレイン領域８の拡散濃度及び拡散深度は吸
着層６に含まれる不純物Ｂの量及びアニール条件に依存
している。この不純物Ｂの量はＢ　ｚ　Ｈｂガス９の導
入圧力、導入時間、導入時の基板ｌの温度によって極め
て精密に制御することができる。
以上述べた第１の実施例によれば、ゲート電極の不純物
分布はゲート電極表面で高濃度となり、ゲート電極内部
で低濃度となるため、ゲート電極からゲート絶縁膜を拡
散してチャネル領域にまで達する不純物の量は少なくな
る。
次に、第３図に従って本発明の第２の実施例を説明する
。第３図（Ａ）に示すように、シリコンからなる半導体
基板１が準備される。基板１の表面にはフィールド酸化
膜２が形成されている。素子領域にはゲート絶縁Ｈ３と
ゲート電極４が形成されており、ゲート電極４の側壁に
は、サイドウオールｌＯが形成されている。サイドウオ
ール１０は、ゲート電極４をパターニングした後、例え
ばＣＶＤ法により堆積したシリコン酸化膜を、異方性エ
ッチするなどの方法により形成する。尚、サイドウオー
ル１０の幅は、第２図（Ｄ）で形成するソース領域７、
ドレイン領域８の横方向への拡散長の狙い値より狭く形
成する。尚、サイドウオール１０形戒後サイドウオール
１０とフィールド酸化膜２の間の領域及び、ゲート電極
の上面は表面の酸化膜をドライエッチやウェットエッチ
等の方法で除去しておく、ただし、それらの領域には酸
化膜除去後直ちに自然酸化膜５が形成されている。
第３図（Ｂ）に示す工程において、第１の実施例で第１
図（Ｂ）について説明したのと同様の処理が行われ、自
然酸化Ｗａ５が除去される。この結果、ゲート電極４の
上面、及びゲート絶縁膜３又はすイドウオールｌＯによ
って被覆されていない素子領域の表面にシリコンの活性
面が露出する。
第３図（Ｃ）に示す工程において、第１の実施例で第１
図（Ｃ）について説明したのと同様に、Ｂ２Ｈ，ガス９
が導入される。その結果、露出した素子領域表面と、サ
イドウオール１０で覆われていないゲート電極４の上面
に不純物吸着層６が形成される。
最後に第３図（Ｄ）に示す工程において、アニールが行
われ、不純物吸着層６に含まれる不純物Ｂはゲート電極
４に固相拡散されゲート電極の導電率を所望の値に設定
するとともに、素子領域にも固相拡散され、Ｐ型の不純
物に富んだソース領域７及びドレイン領域８を形成する
。尚、オフセットができないようにソースｗＩ域７及び
ドレイン領域８はそのＰＮ接合部がゲート電極４の下に
達するように形成する。そのためには不純物吸着層６か
らの横方向の拡散長がサイドウオール１０の幅以上にな
るような条件にアニール温度及び時間を設定する０例え
ば、基板１を温度８５０℃に加熱して３０分のアニール
を行えば、不純物領域は横方向に約０．２ｎ拡散する。
以上述べてきた第２の実施例によれば、ゲート電極４を
ソース領域７及びドレイン領域８と同し導伝型に、同時
に形成できる。更に、ゲート電極４は、サイドウオール
１０が側壁を覆っているために、その上面だけに不純物
吸着層６が形成されるので、その後のアニールによる不
純物の拡散、活性化の後もゲート電極４の中の不純物分
布は、ゲート電極４上筒で濃度が高く、ゲート電極４下
部のゲート絶縁膜３近くでは、濃度が低くなる。
従って、ゲート電極４からゲート絶縁膜３内を拡散して
チャネル領域にまで到達する不純物の量は第１の実施例
よりも更に少なくなる。
以上述べてきた実施例においては、シリコン半導体層に
対するＰ型のドーピングガスとしてジボラン（Ｂ＊Ｈｉ
）を用いた。しかしながら、Ｐ型のドーピングガスとし
ては他にトリメチルガリウム（ＴＭＧ）や三塩化ホウ素
（Ｂ　ｃ　ｉ　３）等に代表される■族元素の化合物ガ
スも有効である。あるいはシリコン半導体層に対するＮ
型のドーピングガスとしては、アルシン（ＡｓＨ２）、
三塩化リン（ＰＣｊ１３）、五塩化アンチモン（３ｂｃ
ｌｓ）、ホスフィン（ＰＨｓ）等のＶ族元素の化合物ガ
スが利用できる。又、上述した実施例においては、清浄
化処理、吸着処理及び拡散処理に関して典型的な基板温
度を示した。−船釣に使用可能な温度範囲としては、表
面清浄化に対しては、バックグランド圧力及び雰囲気ガ
スとの関連を含めて、８００℃ないし１２００℃の範囲
が適当である。ただし、清浄化処理には、前述した方法
の他、ＨＣｌガスを導入する方法や、紫外線を用いる方
法など、自然酸化膜を除去できる方法は全て用いること
ができるのは言うまでもない、又吸着処理の基板温度と
しては４００℃ないし９５０℃の範囲が適当である。
又、拡散処理の基板温度は吸着処理の基板温度と同程度
である。又、不純物吸着後のアニールに、ラビッドサー
マルアニールや、レーザアニール、プラズマアニール等
の方法を用いると、ソース領域７及びドレイン領域８の
拡散深度をより浅く形成することができる。
〔発明の効果〕
上述した様に、本発明によれば、ソース領域及びドレイ
ン領域とゲート電極とを、同時に、同伝導型にドーピン
グすることができる。また、ゲート電極をイオン注入又
はプリデボ技術でドーピングした時と違いゲート電極内
の不純物分布をゲート電極上面を高濃度に、ゲート絶縁
膜側を低濃度にすることが可能であるので、ゲート電極
からチャネル領域への不純物の拡散が抑えられる。従っ
て、トランジスタの闇値電圧の低下や、チャネル領域の
不純物の増加による移動度の低下を防止できる。
【図面の簡単な説明】
第１図は同極ゲートＭＩＳトランジスタの製造方法の第
１の実施例を示す工程図、第２図は不純物ドーピング装
置のブロック図、第３図は同極ゲートＭｉｓ）ランジス
タの製造方法の第２の実施例を示す工程図、第４図はゲ
ート直下のチャネル領域の不純物分布図である。 ・半導体基板 ・フィールド酸化膜 ・ゲート絶縁膜 ・ゲート電極 ・自然酸化膜 ・不純物吸着層 ・ソース領域 ・ドレイン領域 ・Ｂ　ｚ　Ｈ＆ガス ・サイドウオール ・ロード室排気系 ・チャンバ ・加熱系 ・高真空排気系 ・圧力計 ・ゲートバルブ ・ロード室 ・搬送機構 １９・ ・ガス供給源 ２０・ ・ガス導入制御系 以 上

Claims (1)

    【特許請求の範囲】
  1. ゲート電極と、ソース領域及びドレイン領域を規定する
    半導体層表面について、その表面の自然酸化膜を除去し
    、活性面を形成する第一工程と、活性面に対して不純物
    成分を有する気体を供給し、不純物成分を含む吸着層を
    形成する第二工程と、加熱により吸着層に含まれる不純
    物成分を半導体層に固相拡散し拡散層を形成する第三工
    程とからなる同極ゲートＭＩＳトランジスタの製造方法
    。
JP1318560A 1989-12-06 1989-12-06 同極ゲートｍｉｓトランジスタの製造方法 Expired - Lifetime JP2920546B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1318560A JP2920546B2 (ja) 1989-12-06 1989-12-06 同極ゲートｍｉｓトランジスタの製造方法
EP19900122648 EP0431444A3 (en) 1989-12-06 1990-11-27 Method of producing mis transistor having gate electrode of matched conductivity type
CA002031417A CA2031417A1 (en) 1989-12-06 1990-12-04 Method of producing mis transistor having gate electrode of matched conductivity type
US08/544,454 US5874352A (en) 1989-12-06 1995-10-18 Method of producing MIS transistors having a gate electrode of matched conductivity type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1318560A JP2920546B2 (ja) 1989-12-06 1989-12-06 同極ゲートｍｉｓトランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPH03178134A true JPH03178134A (ja) 1991-08-02
JP2920546B2 JP2920546B2 (ja) 1999-07-19

Family

ID=18100496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1318560A Expired - Lifetime JP2920546B2 (ja) 1989-12-06 1989-12-06 同極ゲートｍｉｓトランジスタの製造方法

Country Status (4)

Country Link
US (1) US5874352A (ja)
EP (1) EP0431444A3 (ja)
JP (1) JP2920546B2 (ja)
CA (1) CA2031417A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6673673B1 (en) * 1997-04-22 2004-01-06 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor device having hemispherical grains
JP2002184710A (ja) * 2000-12-18 2002-06-28 Sony Corp 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子
JP4090225B2 (ja) * 2001-08-29 2008-05-28 東京エレクトロン株式会社 半導体装置の製造方法、及び、基板処理方法
JP2007266265A (ja) * 2006-03-28 2007-10-11 Toshiba Corp 不純物拡散方法及び半導体装置の製造方法
KR101057188B1 (ko) * 2008-11-11 2011-08-16 주식회사 하이닉스반도체 Ｐｍｏｓ 트랜지스터의 제조방법 및 이를 이용한 반도체 소자의 듀얼 게이트 형성방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1133422A (en) * 1967-01-19 1968-11-13 Marconi Co Ltd Improvements in or relating to methods of manufacturing planar transistors
US3590471A (en) * 1969-02-04 1971-07-06 Bell Telephone Labor Inc Fabrication of insulated gate field-effect transistors involving ion implantation
US3673679A (en) * 1970-12-01 1972-07-04 Texas Instruments Inc Complementary insulated gate field effect devices
JPS5145951B2 (ja) * 1972-06-07 1976-12-06
DE2245852C3 (de) * 1972-09-19 1979-03-29 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung mehrerer dotierter Halbleiterbereiche
US3888706A (en) * 1973-08-06 1975-06-10 Rca Corp Method of making a compact guard-banded mos integrated circuit device using framelike diffusion-masking structure
US4242691A (en) * 1978-09-18 1980-12-30 Mitsubishi Denki Kabushiki Kaisha MOS Semiconductor device
JPS5674921A (en) * 1979-11-22 1981-06-20 Toshiba Corp Manufacturing method of semiconductor and apparatus thereof
US4335537A (en) * 1979-11-28 1982-06-22 Plectrum Pty. Limited Toy aircraft
US4345366A (en) * 1980-10-20 1982-08-24 Ncr Corporation Self-aligned all-n+ polysilicon CMOS process
JPS57149770A (en) * 1981-03-11 1982-09-16 Mitsubishi Electric Corp Manufacture of semiconductor device
US4618381A (en) * 1983-05-26 1986-10-21 Fuji Electric Corporate Research And Development Ltd. Method for adding impurities to semiconductor base material
JPS61292358A (ja) * 1985-06-19 1986-12-23 Fujitsu Ltd Ｍｉｓ型電界効果トランジスタの製造方法
JPH0831602B2 (ja) * 1986-06-30 1996-03-27 沖電気工業株式会社 Ｍｉｓ型電界効果トランジスタの製造方法
US4791074A (en) * 1986-08-29 1988-12-13 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor apparatus
JPH07120635B2 (ja) * 1986-12-26 1995-12-20 株式会社東芝 半導体装置の製造方法
JPS63239939A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 半導体基体内への不純物導入方法及び装置
JPS62271475A (ja) * 1987-04-03 1987-11-25 Hitachi Ltd 半導体装置
US4912065A (en) * 1987-05-28 1990-03-27 Matsushita Electric Industrial Co., Ltd. Plasma doping method
US4861729A (en) * 1987-08-24 1989-08-29 Matsushita Electric Industrial Co., Ltd. Method of doping impurities into sidewall of trench by use of plasma source
JPH01125935A (ja) * 1987-11-11 1989-05-18 Seiko Instr & Electron Ltd 半導体装置の製造方法
US5183777A (en) * 1987-12-30 1993-02-02 Fujitsu Limited Method of forming shallow junctions
KR910009030B1 (ko) * 1987-12-30 1991-10-28 후지쓰 가부시끼가이샤 얇은 접합의 형성방법 및 상기 얇은 접합을 갖는 반도체장치
JPH01192159A (ja) * 1988-01-27 1989-08-02 Mitsubishi Electric Corp 半導体装置
AU5977190A (en) * 1989-07-27 1991-01-31 Nishizawa, Junichi Impurity doping method with adsorbed diffusion source
EP0606114A1 (en) * 1989-08-11 1994-07-13 Seiko Instruments Inc. Method of producing field effect transistor
CA2031254A1 (en) * 1989-12-01 1991-06-02 Kenji Aoki Doping method of barrier region in semiconductor device
JP3079575B2 (ja) * 1990-12-20 2000-08-21 株式会社日立製作所 半導体装置の製造方法
US5242859A (en) * 1992-07-14 1993-09-07 International Business Machines Corporation Highly doped semiconductor material and method of fabrication thereof
US5599735A (en) * 1994-08-01 1997-02-04 Texas Instruments Incorporated Method for doped shallow junction formation using direct gas-phase doping

Also Published As

Publication number Publication date
CA2031417A1 (en) 1991-06-07
US5874352A (en) 1999-02-23
EP0431444A2 (en) 1991-06-12
JP2920546B2 (ja) 1999-07-19
EP0431444A3 (en) 1992-03-18

Similar Documents

Publication Publication Date Title
US5366922A (en) Method for producing CMOS transistor
JP3660897B2 (ja) 半導体装置の製造方法
KR20020013197A (ko) 반도체소자의 선택적 에피택시얼 성장 방법
US6645835B1 (en) Semiconductor film forming method and manufacturing method for semiconductor devices thereof
JP2928930B2 (ja) 不純物ドーピング装置
JP3079575B2 (ja) 半導体装置の製造方法
JP3914064B2 (ja) 混晶膜の成長方法及び装置
JP3130906B2 (ja) 半導体内壁に対する不純物の注入方法
JPH03178134A (ja) 同極ゲートｍｉｓトランジスタの製造方法
JP2928929B2 (ja) 不純物ドーピング方法
JP3263058B2 (ja) 半導体内壁に対する不純物の注入方法
JP2926344B2 (ja) 電界効果トランジスタの製造方法
JP3023481B2 (ja) 半導体膜に対する不純物の注入方法
JP2867046B2 (ja) 相補型絶縁ゲート電界効果トランジスタの製法
JP2926419B2 (ja) 半導体装置の製造方法
JP2973011B2 (ja) 半導体素子分離領域の形成方法
KR20000057919A (ko) 두 반도체 재료 영역 사이에 적어도 하나의 계면을형성하는 프로세스 및 그를 이용해 제조된 반도체 장치
JP2934665B2 (ja) 半導体装置の製造方法
JPH03235326A (ja) 半導体装置の製造方法
JPH03178127A (ja) Ｓｏｉ基板の製造方法
JPH03178137A (ja) 絶縁ゲート電界効果トランジスタの製造方法
JP4404888B2 (ja) 混晶膜の成長方法
JP2003264150A (ja) 半導体装置の製造方法
JPH03173429A (ja) 半導体素子分離領域の形成方法
JP2876414B2 (ja) 拡散抵抗素子の製造方法

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 11