JPH03179767A - 大電力用半導体装置 - Google Patents
大電力用半導体装置Info
- Publication number
- JPH03179767A JPH03179767A JP1318153A JP31815389A JPH03179767A JP H03179767 A JPH03179767 A JP H03179767A JP 1318153 A JP1318153 A JP 1318153A JP 31815389 A JP31815389 A JP 31815389A JP H03179767 A JPH03179767 A JP H03179767A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- semiconductor element
- terminal
- overcurrent
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/80—Arrangements for protection of devices protecting against overcurrent or overload, e.g. fuses or shunts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Power Conversion In General (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、樹脂封止型の大電力用半導体素子に関し、特
に外付部品なしで過電流検出信号を得るのに好適する。
に外付部品なしで過電流検出信号を得るのに好適する。
（従来の技術）
一般的な大電力用半導体装置を第１図ａ、ｂ。
Ｃを参照して説明するが、本発明における大電力用半導
体装置は、定格電流数Ａ以上を指向する。
体装置は、定格電流数Ａ以上を指向する。
即ち、第１図ａに明らかなように、セラミック板１の表
面に固着して共に基板を構成する銅板２には、半導体素
子３を半田付けにより固着する。また、セラミック板ｌ
の表面には、他の銅板４．５を固着して一体とし、半導
体素子３に形成する電極６，７間に金属細線８，９を架
橋して電気的に接続する。これには、公知のワイヤーボ
ンディング（Ｗｉｅｒ Ｂｏｎｄｉｎｇ）法か超音波ボ
ンディング法を利用する。しかも、各銅板部ち導電体層
には、出力端子Ｃ，Ｅ及びＧを設置した構造が知られて
いる。
面に固着して共に基板を構成する銅板２には、半導体素
子３を半田付けにより固着する。また、セラミック板ｌ
の表面には、他の銅板４．５を固着して一体とし、半導
体素子３に形成する電極６，７間に金属細線８，９を架
橋して電気的に接続する。これには、公知のワイヤーボ
ンディング（Ｗｉｅｒ Ｂｏｎｄｉｎｇ）法か超音波ボ
ンディング法を利用する。しかも、各銅板部ち導電体層
には、出力端子Ｃ，Ｅ及びＧを設置した構造が知られて
いる。
このような構造の素子には、トランスファーモールド（
Ｔｒａｎｓｆｅｒ Ｍｏ１ｄ）法による樹脂封止工程を
最終的に施して外気や水分から保護するのが通常であり
、最終図形を示した第１図すの斜視図に明らかなように
、長方形の封止樹脂層から出力端子Ｃ，Ｅ及びＧが導出
した外観となる。出力端子Ｃ１Ｅ及びＧと半導体素子３
例えばＩＧＢＴとの回路接続を明らかにした第１図Ｃに
あるように、エミッターをＥ端子、ゲートをＧ端子更に
、コレクターをＣ端子に接続して大電力用半導体装置１
１を構成する。
Ｔｒａｎｓｆｅｒ Ｍｏ１ｄ）法による樹脂封止工程を
最終的に施して外気や水分から保護するのが通常であり
、最終図形を示した第１図すの斜視図に明らかなように
、長方形の封止樹脂層から出力端子Ｃ，Ｅ及びＧが導出
した外観となる。出力端子Ｃ１Ｅ及びＧと半導体素子３
例えばＩＧＢＴとの回路接続を明らかにした第１図Ｃに
あるように、エミッターをＥ端子、ゲートをＧ端子更に
、コレクターをＣ端子に接続して大電力用半導体装置１
１を構成する。
第２図ａ、ｂに点線で囲んで示した大電力用半導体装置
１１では、半導体素子を過電流が通過することによる破
壊事故を防ぐために抵抗器１２（第２図ａ参照）かカレ
ント（Ｃｕｒｒｅｎｔ） トランス１３を夫々電流通
路に外付して電流検出を行っており、両図におけるイは
負荷、口は電源である。
１１では、半導体素子を過電流が通過することによる破
壊事故を防ぐために抵抗器１２（第２図ａ参照）かカレ
ント（Ｃｕｒｒｅｎｔ） トランス１３を夫々電流通
路に外付して電流検出を行っており、両図におけるイは
負荷、口は電源である。
このような回路接続により得られる電流通過に伴う情報
の検出結果は、大電力用半導体装置１１に付属するドラ
イブ回路（図示せず）にフィードバック（Ｆｅｅｄ Ｂ
ａｃｋ） して電流を遮断するか低減する方式が採られ
ている。しかし、第２図ａに明らかなように、抵抗器１
２による電流検出方法では、電流の２乗と抵抗値の積か
らなる電力損失が生じるので、その抑制手段として極め
て低い抵抗器を使用するので一般的である。また、第２
図すのようにカレントトランス１３による電流検出方法
では、電流損失が発生しないので、大電力を扱う半導体
装置にあっては良く使われている。
の検出結果は、大電力用半導体装置１１に付属するドラ
イブ回路（図示せず）にフィードバック（Ｆｅｅｄ Ｂ
ａｃｋ） して電流を遮断するか低減する方式が採られ
ている。しかし、第２図ａに明らかなように、抵抗器１
２による電流検出方法では、電流の２乗と抵抗値の積か
らなる電力損失が生じるので、その抑制手段として極め
て低い抵抗器を使用するので一般的である。また、第２
図すのようにカレントトランス１３による電流検出方法
では、電流損失が発生しないので、大電力を扱う半導体
装置にあっては良く使われている。
（発明が解決しようとする課題）
抵抗器による過電流通過検出では、低い抵抗器の入手が
困難な上に高価である外に、発生するジュール熱に供え
て大型のものを利用せざるを得ない。更に、カレントト
ランスを利用すると、直流を完全に検出するのが極めて
難しく、更にまた、検出するパルスによっては、大型の
ものが必要になり、どうしても高価にならざるを得ない
。このように、従来方法では、部品の外付が不可避であ
る上に、その単価が高い難点がある。しかも、大型であ
るので取扱いが難しく、大電力用半導体素子を使ったシ
ステム全体も大型になるなどの欠点がある。
困難な上に高価である外に、発生するジュール熱に供え
て大型のものを利用せざるを得ない。更に、カレントト
ランスを利用すると、直流を完全に検出するのが極めて
難しく、更にまた、検出するパルスによっては、大型の
ものが必要になり、どうしても高価にならざるを得ない
。このように、従来方法では、部品の外付が不可避であ
る上に、その単価が高い難点がある。しかも、大型であ
るので取扱いが難しく、大電力用半導体素子を使ったシ
ステム全体も大型になるなどの欠点がある。
本発明は、このような事情により成されたもので、特に
、電流検出用の外付部品を省いて安価に半導体素子の過
電流通過検出用信号が得られる大電力用半導体装置を提
供することを目的とするものである。
、電流検出用の外付部品を省いて安価に半導体素子の過
電流通過検出用信号が得られる大電力用半導体装置を提
供することを目的とするものである。
（課題を解決するための手段）
絶縁基板表面に選択的に固着する厚さの異なる導電体層
と、前記厚い導電体層に固着する半導体素子と、前記半
導体素子に形成する複数のＰＮ接合に隣接して位置する
各領域に電気的に接続する複数の電極と、前記電極の一
つに電気的に接続して形成する過電流検出端子と、前記
１電極と過電流検出端子の主電流経路間に配置し前記薄
導電体層と、前記各部品を被覆しかつ前記絶縁基板裏面
を露出する封止樹脂層に本発明に係わる大電力用半導体
装置の特徴がある。
と、前記厚い導電体層に固着する半導体素子と、前記半
導体素子に形成する複数のＰＮ接合に隣接して位置する
各領域に電気的に接続する複数の電極と、前記電極の一
つに電気的に接続して形成する過電流検出端子と、前記
１電極と過電流検出端子の主電流経路間に配置し前記薄
導電体層と、前記各部品を被覆しかつ前記絶縁基板裏面
を露出する封止樹脂層に本発明に係わる大電力用半導体
装置の特徴がある。
（作用）
絶縁基板に選択的に厚さの異なる導電体層を固着し、こ
の厚さが薄い導電体層と厚さが大きい導電体層間に発生
する電位差を本発明に係わる大電力用半導体装置では利
用しており、リード端子は、封止樹脂層外に導出する構
造と、絶縁基板に大電力用半導体素子に付属する例えば
フィードバック回路に接続する構造にも適用される。
の厚さが薄い導電体層と厚さが大きい導電体層間に発生
する電位差を本発明に係わる大電力用半導体装置では利
用しており、リード端子は、封止樹脂層外に導出する構
造と、絶縁基板に大電力用半導体素子に付属する例えば
フィードバック回路に接続する構造にも適用される。
（実施例）
本発明に係わる実施例を図面を参照して説明する。第３
図ａ、ｂには、大電力用半導体装置の製造工程を示す斜
視図を示したが、第３図ａは、封止樹脂層１５に必要な
リード端子Ｅ （Ｅｍｉｔｔｅｒ）、Ｃ（Ｃｏｌｌｅｃ
ｔｅｒ）、 Ｇ （Ｇａｔｅ）及び過電流通過検出用信
号八を取付けた組立体１６の斜視図であり、第３図すは
、大電力用半導体装置の組立体のを明らかにした斜視図
である。
図ａ、ｂには、大電力用半導体装置の製造工程を示す斜
視図を示したが、第３図ａは、封止樹脂層１５に必要な
リード端子Ｅ （Ｅｍｉｔｔｅｒ）、Ｃ（Ｃｏｌｌｅｃ
ｔｅｒ）、 Ｇ （Ｇａｔｅ）及び過電流通過検出用信
号八を取付けた組立体１６の斜視図であり、第３図すは
、大電力用半導体装置の組立体のを明らかにした斜視図
である。
第３図すに示すように、アルミナや窒化アルミニュウム
からなるセラミック基板１８には、厚さが違う銅板１９
．２０即ち導電体層を固着する。この銅板１９．２０の
固着に際しては、亜酸化銅を加熱してセラミック基板１
８に直接銅層を接着するいわゆるグレイクトボンド（Ｄ
ｉｒｅｃｔ Ｂｏｎｄ）する方式も利用されるが、この
外には、メタライズ（Ｍｅｔａｌｉｚｅ）層やスクリー
ン（Ｓｃｒｅｅｎ）印刷法も適用できる。
からなるセラミック基板１８には、厚さが違う銅板１９
．２０即ち導電体層を固着する。この銅板１９．２０の
固着に際しては、亜酸化銅を加熱してセラミック基板１
８に直接銅層を接着するいわゆるグレイクトボンド（Ｄ
ｉｒｅｃｔ Ｂｏｎｄ）する方式も利用されるが、この
外には、メタライズ（Ｍｅｔａｌｉｚｅ）層やスクリー
ン（Ｓｃｒｅｅｎ）印刷法も適用できる。
この際、大きい導電体層１９．２０．２１を０．５〜０
．３ｎｏｗ、薄い導電体Ｊｉ１２２を１０〜１００−に
形成する。導電体層１９には、半導体素子２３を半田付
けによりマウントするが、素子の種類としては、大電力
用として例えば Ｉ Ｇ Ｂ Ｔ （Ｉｎｓｕｌａｔｅ
ｄ Ｇａｔｅ ＢｉｐｏｌａｒＴｒａｎｓｉｓｔｅｒ）
を使用する。
．３ｎｏｗ、薄い導電体Ｊｉ１２２を１０〜１００−に
形成する。導電体層１９には、半導体素子２３を半田付
けによりマウントするが、素子の種類としては、大電力
用として例えば Ｉ Ｇ Ｂ Ｔ （Ｉｎｓｕｌａｔｅ
ｄ Ｇａｔｅ ＢｉｐｏｌａｒＴｒａｎｓｉｓｔｅｒ）
を使用する。
このＩＧＢＴ素子は、サイリスタ構造即ち導電型の異な
る３つのシリコン半導体層を交互に重ねて構成する半導
体基板の頂面及びこれに隣接する半導体層に所定の不純
物を所定量導入してバイポーラトランジスタやサイリス
タなどをモノリシック（Ｍｏｎｏｌｙｔｈｉｃ）に形成
した素子である。ただし、マウントする素子としては、
この外に例えば大電力用ダーリントン（Ｄａｒｌｉｎｇ
ｔｏｎ） トランジスタ、大電力用トランジスタ、更
には、パワーＭｏｓ トランジスタでも良い。
る３つのシリコン半導体層を交互に重ねて構成する半導
体基板の頂面及びこれに隣接する半導体層に所定の不純
物を所定量導入してバイポーラトランジスタやサイリス
タなどをモノリシック（Ｍｏｎｏｌｙｔｈｉｃ）に形成
した素子である。ただし、マウントする素子としては、
この外に例えば大電力用ダーリントン（Ｄａｒｌｉｎｇ
ｔｏｎ） トランジスタ、大電力用トランジスタ、更
には、パワーＭｏｓ トランジスタでも良い。
このような大電力用半導体素子２３の表面（頂面に絶縁
物層や導電性金属層などを被覆しているので総称して表
面とする）には、ゲート電極２４及びエミッタ電極２５
が形成されている０本発明における電極は１例えばシリ
コン半導体基板に所定の不純物を導入・拡散して生ずる
複数のＰＮ接合に隣接する各領域に夫々電気的に接続し
たものである。
物層や導電性金属層などを被覆しているので総称して表
面とする）には、ゲート電極２４及びエミッタ電極２５
が形成されている０本発明における電極は１例えばシリ
コン半導体基板に所定の不純物を導入・拡散して生ずる
複数のＰＮ接合に隣接する各領域に夫々電気的に接続し
たものである。
次に、上記のように公知のトランスファーモールド（Ｔ
ｒａｓｆｅｒ Ｍｏ１ｄ）法により樹脂封止工程を施し
て外気雰囲気または水分の進入を防止するので、以下の
工程を施して各電極用リード端子を形成する。
ｒａｓｆｅｒ Ｍｏ１ｄ）法により樹脂封止工程を施し
て外気雰囲気または水分の進入を防止するので、以下の
工程を施して各電極用リード端子を形成する。
即ち、ゲート電極２４及びエミッタ電極２５を起点とし
て厚さが等しい導電体層２０．２１に金属細線２６゜２
７を超音波ボンディング（Ｂｏｎｄｉｎｇ）法または熱
圧着ボンディング法により固着する。ところで、ゲート
電極２４及びエミッタ電極２５に加えて、大電力用半導
体素子２３の裏面と半田付けされた導電体層１９は、バ
イポーラトランジスタのコレクター層と同電位に維持さ
れるので、第３図ａに明らかなように、ゲート電極２４
及びエミッタ電極２５用のリード端子Ｅ、Ｃ，Ｇを硬め
の封止樹脂層２８に予め固定しておいて、夫々を同時に
半田付けして一体とする。
て厚さが等しい導電体層２０．２１に金属細線２６゜２
７を超音波ボンディング（Ｂｏｎｄｉｎｇ）法または熱
圧着ボンディング法により固着する。ところで、ゲート
電極２４及びエミッタ電極２５に加えて、大電力用半導
体素子２３の裏面と半田付けされた導電体層１９は、バ
イポーラトランジスタのコレクター層と同電位に維持さ
れるので、第３図ａに明らかなように、ゲート電極２４
及びエミッタ電極２５用のリード端子Ｅ、Ｃ，Ｇを硬め
の封止樹脂層２８に予め固定しておいて、夫々を同時に
半田付けして一体とする。
この工程では、リード端子Ｅ、Ｃ，Ｇと共に過電流通過
検出用端子ハも硬めの封止樹脂層２８に固着する。この
端子ハは、第３図ａ、ｂに示すように厚さの薄い導電体
層２２と、エミッタ電極２５を起点とした金属細線２７
の終点である厚さの大きい導電体層２１にまたがる構造
を持っている。即ち、両導電体層２１．２２間の距離に
整形された金属板２９に幅が狭い小さい金属板３０を一
体としてリード端子ハを構成し、金属板２９と両導電体
層２１．２２間をリード端子Ｅ、Ｃ，Ｇの半田付工程と
同一工程で固着する。
検出用端子ハも硬めの封止樹脂層２８に固着する。この
端子ハは、第３図ａ、ｂに示すように厚さの薄い導電体
層２２と、エミッタ電極２５を起点とした金属細線２７
の終点である厚さの大きい導電体層２１にまたがる構造
を持っている。即ち、両導電体層２１．２２間の距離に
整形された金属板２９に幅が狭い小さい金属板３０を一
体としてリード端子ハを構成し、金属板２９と両導電体
層２１．２２間をリード端子Ｅ、Ｃ，Ｇの半田付工程と
同一工程で固着する。
このような構造では、半導体素子の電極の電位は、金属
細線により導電体層に流れ、更にリード端子により外部
に出力されるが、薄い導電体層が設置されている箇所で
は、電流検出ができる程度の抵抗堕即ち電流定格に応じ
て１〜数十−Ω程度に形成されている。従って導電体層
に流れる電流；二、Ｊ”；較した電圧が検出されること
になり、上記実施例ではエミッタ端子Ｅと過電流通過検
出端子ハに出力される。この特、比較的熱伝導が優れた
絶縁基板上に電流検出端子ハが形成されているため、端
子ハから発生するジュール熱の放散が容易となる。また
、封止樹脂層の最終形状については、従来技術と同様で
あるが、図では省略した。
細線により導電体層に流れ、更にリード端子により外部
に出力されるが、薄い導電体層が設置されている箇所で
は、電流検出ができる程度の抵抗堕即ち電流定格に応じ
て１〜数十−Ω程度に形成されている。従って導電体層
に流れる電流；二、Ｊ”；較した電圧が検出されること
になり、上記実施例ではエミッタ端子Ｅと過電流通過検
出端子ハに出力される。この特、比較的熱伝導が優れた
絶縁基板上に電流検出端子ハが形成されているため、端
子ハから発生するジュール熱の放散が容易となる。また
、封止樹脂層の最終形状については、従来技術と同様で
あるが、図では省略した。
変形例としては、第３図のリード端子Ｅに代えてコレク
ター電流を取出すリード端子Ｃと過電流通過検出用端子
ハを薄い導電体層２２に取付ける構造即ち第４図も利用
でき、更には、第５図にあるように厚い導電体層２２の
一部分だけを薄く形成して過電流通過検出を行う方式も
適用可能である。
ター電流を取出すリード端子Ｃと過電流通過検出用端子
ハを薄い導電体層２２に取付ける構造即ち第４図も利用
でき、更には、第５図にあるように厚い導電体層２２の
一部分だけを薄く形成して過電流通過検出を行う方式も
適用可能である。
なお、第４．５図における部品は、第３図と同様な機能
を発揮する部品を使用しているので、図番も全く同じに
記載しており、説明を省略する。なお、上記実施例では
、過電流通過検出端子を封止樹脂層外に導出する構造を
採用しているが、ｆｆｉ流検出制御用のフィードバック
回路をモノリシックに形成した半導体素子、あるいはハ
イブリッドで構成した半導体素子では、必ずしも封止樹
脂層外に導出する構造でなくても差支えない。
を発揮する部品を使用しているので、図番も全く同じに
記載しており、説明を省略する。なお、上記実施例では
、過電流通過検出端子を封止樹脂層外に導出する構造を
採用しているが、ｆｆｉ流検出制御用のフィードバック
回路をモノリシックに形成した半導体素子、あるいはハ
イブリッドで構成した半導体素子では、必ずしも封止樹
脂層外に導出する構造でなくても差支えない。
第１図ａは、従来の大電力用半導体装置の要部を示す斜
視図、第１図すは、封止樹脂層を設置した大電力用半導
体装置の外観を明らかにする斜視図、第１図Ｃは、従来
の大電力用半導体素子の等価回路図、第２図ａ、ｂは、
従来の過電流通過検出用等価回路図、第３図ａ、ｂは１
本発明に係わる大電力用半導体装置の組立工程を示す斜
視図。 第４図及び第５図は、本発明の変形例を示す斜視図であ
る。 １．１８・・・絶縁基板、 ２、４．５．２０．２１・・・導電体層（銅板）、２２
・・・薄い導電体層（銅板）、 １０、２８・・・封止樹脂層。 Ｅ、Ｃ，Ｇ・・・リード端子、 ハ・・・過電流通過検出用端子、 イ・・・負荷、 ロ・・・電流、１１・
・・大電力用半導体装置、 １２・・・抵抗器、 １３・・・トランス、
２３・・・半導体素子、 ２４．２５・・・電源
、２６、２７・・・金属細線、 ２９、３０・・・金属板（過電流通過検出用端子）。 第 図
視図、第１図すは、封止樹脂層を設置した大電力用半導
体装置の外観を明らかにする斜視図、第１図Ｃは、従来
の大電力用半導体素子の等価回路図、第２図ａ、ｂは、
従来の過電流通過検出用等価回路図、第３図ａ、ｂは１
本発明に係わる大電力用半導体装置の組立工程を示す斜
視図。 第４図及び第５図は、本発明の変形例を示す斜視図であ
る。 １．１８・・・絶縁基板、 ２、４．５．２０．２１・・・導電体層（銅板）、２２
・・・薄い導電体層（銅板）、 １０、２８・・・封止樹脂層。 Ｅ、Ｃ，Ｇ・・・リード端子、 ハ・・・過電流通過検出用端子、 イ・・・負荷、 ロ・・・電流、１１・
・・大電力用半導体装置、 １２・・・抵抗器、 １３・・・トランス、
２３・・・半導体素子、 ２４．２５・・・電源
、２６、２７・・・金属細線、 ２９、３０・・・金属板（過電流通過検出用端子）。 第 図
Claims (1)
- 絶縁基板表面に選択的に固着する厚さの異なる導電体層
と、厚い導電体層に固着する半導体素子と、前記半導体
素子に形成する複数のＰＮ接合に隣接して位置する各領
域に電気的に接続する複数の電極と、前記電極の一つに
電気的に接続して形成する過電流検出端子と、前記１電
極と過電流検出端子の主電流経路幅に配置し前記絶縁基
板に固着する薄い導電体層と、前記各部品を被覆する封
止樹脂層を具備することを特徴とする大電力用半導体装
置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1318153A JPH0691176B2 (ja) | 1989-12-07 | 1989-12-07 | 大電力用半導体装置 |
| EP19900123304 EP0431586B1 (en) | 1989-12-07 | 1990-12-05 | High-power semiconductor device |
| US07/622,591 US5115300A (en) | 1989-12-07 | 1990-12-05 | High-power semiconductor device |
| DE69024031T DE69024031T2 (de) | 1989-12-07 | 1990-12-05 | Hochleistungshalbleiterbauelement. |
| KR1019900020021A KR930005492B1 (ko) | 1989-12-07 | 1990-12-06 | 대전력용 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1318153A JPH0691176B2 (ja) | 1989-12-07 | 1989-12-07 | 大電力用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03179767A true JPH03179767A (ja) | 1991-08-05 |
| JPH0691176B2 JPH0691176B2 (ja) | 1994-11-14 |
Family
ID=18096080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1318153A Expired - Fee Related JPH0691176B2 (ja) | 1989-12-07 | 1989-12-07 | 大電力用半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5115300A (ja) |
| EP (1) | EP0431586B1 (ja) |
| JP (1) | JPH0691176B2 (ja) |
| KR (1) | KR930005492B1 (ja) |
| DE (1) | DE69024031T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009004685A (ja) * | 2007-06-25 | 2009-01-08 | Nissan Motor Co Ltd | 半導体装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5313091A (en) * | 1992-09-28 | 1994-05-17 | Sundstrand Corporation | Package for a high power electrical component |
| US5744869A (en) * | 1995-12-05 | 1998-04-28 | Motorola, Inc. | Apparatus for mounting a flip-chip semiconductor device |
| JP3037191B2 (ja) * | 1997-04-22 | 2000-04-24 | 日本電気アイシーマイコンシステム株式会社 | 半導体装置 |
| JP3837215B2 (ja) * | 1997-10-09 | 2006-10-25 | 三菱電機株式会社 | 個別半導体装置およびその製造方法 |
| JP2003009508A (ja) | 2001-06-19 | 2003-01-10 | Mitsubishi Electric Corp | 電力用半導体装置 |
| JP2003258180A (ja) * | 2002-02-27 | 2003-09-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| DE102006005420B4 (de) * | 2006-02-03 | 2010-07-15 | Infineon Technologies Ag | Stapelbares Halbleiterbauteil und Verfahren zur Herstellung desselben |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2513032B1 (fr) * | 1981-09-14 | 1985-12-13 | Carreras Michelle | Dispositif de protection integre contre les surtensions d'un circuit electronique, et circuit electronique protege par ce dispositif |
| FR2574222B1 (fr) * | 1984-12-04 | 1987-05-29 | Sintra | Procede de fabrication d'un substrat pour circuit hybride comportant des connexions faiblement resistives |
| US4818895A (en) * | 1987-11-13 | 1989-04-04 | Kaufman Lance R | Direct current sense lead |
-
1989
- 1989-12-07 JP JP1318153A patent/JPH0691176B2/ja not_active Expired - Fee Related
-
1990
- 1990-12-05 EP EP19900123304 patent/EP0431586B1/en not_active Expired - Lifetime
- 1990-12-05 US US07/622,591 patent/US5115300A/en not_active Expired - Lifetime
- 1990-12-05 DE DE69024031T patent/DE69024031T2/de not_active Expired - Fee Related
- 1990-12-06 KR KR1019900020021A patent/KR930005492B1/ko not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009004685A (ja) * | 2007-06-25 | 2009-01-08 | Nissan Motor Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0431586A3 (en) | 1992-06-03 |
| KR930005492B1 (ko) | 1993-06-22 |
| DE69024031T2 (de) | 1996-05-09 |
| EP0431586B1 (en) | 1995-12-06 |
| KR910013517A (ko) | 1991-08-08 |
| JPH0691176B2 (ja) | 1994-11-14 |
| US5115300A (en) | 1992-05-19 |
| EP0431586A2 (en) | 1991-06-12 |
| DE69024031D1 (de) | 1996-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7449774B1 (en) | Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same | |
| EP0415439B1 (en) | Composite semiconductor device having function for overcurrent detection | |
| JP4220094B2 (ja) | パワー半導体モジュール | |
| JP6906583B2 (ja) | 半導体パワーモジュール | |
| US6529062B2 (en) | Power module | |
| EP3522213B1 (en) | Semiconductor device | |
| JP4885046B2 (ja) | 電力用半導体モジュール | |
| US11652473B2 (en) | Power modules having an integrated clamp circuit and process thereof | |
| CN107492531B (zh) | 半导体装置 | |
| WO2021200337A1 (ja) | 電子装置 | |
| JPH03179767A (ja) | 大電力用半導体装置 | |
| JPH10116917A (ja) | パワートランジスタ | |
| JP2005129826A (ja) | パワー半導体装置 | |
| EP0340466B1 (en) | Semiconductor device comprising leads | |
| JPH08306861A (ja) | チップ抵抗体 | |
| JP2930079B1 (ja) | 半導体装置 | |
| WO2022264834A1 (ja) | 半導体装置 | |
| JP3477002B2 (ja) | 半導体装置 | |
| JP3048707B2 (ja) | 混成集積回路 | |
| US11881524B2 (en) | Semiconductor device | |
| JP3263554B2 (ja) | チップ部品およびその製造方法 | |
| JPH1012651A (ja) | 半導体装置 | |
| JPH1022336A (ja) | 半導体装置の製造方法 | |
| JP7070070B2 (ja) | 半導体装置 | |
| WO2023017707A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |