JPH0691176B2 - 大電力用半導体装置 - Google Patents
大電力用半導体装置Info
- Publication number
- JPH0691176B2 JPH0691176B2 JP1318153A JP31815389A JPH0691176B2 JP H0691176 B2 JPH0691176 B2 JP H0691176B2 JP 1318153 A JP1318153 A JP 1318153A JP 31815389 A JP31815389 A JP 31815389A JP H0691176 B2 JPH0691176 B2 JP H0691176B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- conductor layer
- conductor layers
- electrodes
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/80—Arrangements for protection of devices protecting against overcurrent or overload, e.g. fuses or shunts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Power Conversion In General (AREA)
- Rectifiers (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、樹脂封止型の大電力用半導体素子に関し、特
に外付部品なしで過電流検出信号を得るのに好適する。
に外付部品なしで過電流検出信号を得るのに好適する。
（従来の技術） 一般的な大電力用半導体装置を第１図a,b,cを参照して
説明するが、本発明における大電力用半導体装置は、定
格電流数Ａ以上を指向する。即ち、第１図ａに明らかな
ように、セラミック板１の表面に固着して共に基板を構
成する銅板２には、半導体素子３を半田付けにより固着
する。また、セラミック板１の表面には、他の銅板4,5
を固着して一体とし、半導体素子３に形成する電極6,7
間に金属細線8,9を架橋して電気的に接続する。これに
は、公知のワイヤーボンディング（Wier Bonding）法か
超音波ボンディング法を利用する。しかも、各銅板即ち
導電体層には、出力端子Ｃ、Ｅ及びＧを設置した構造が
知られている。
説明するが、本発明における大電力用半導体装置は、定
格電流数Ａ以上を指向する。即ち、第１図ａに明らかな
ように、セラミック板１の表面に固着して共に基板を構
成する銅板２には、半導体素子３を半田付けにより固着
する。また、セラミック板１の表面には、他の銅板4,5
を固着して一体とし、半導体素子３に形成する電極6,7
間に金属細線8,9を架橋して電気的に接続する。これに
は、公知のワイヤーボンディング（Wier Bonding）法か
超音波ボンディング法を利用する。しかも、各銅板即ち
導電体層には、出力端子Ｃ、Ｅ及びＧを設置した構造が
知られている。
このような構造の素子には、トランスファーモールド
（Transfer Mold）法による樹脂封止工程を最終的に施
して外気や水分から保護するのが通常であり、最終図形
を示した第１図ｂの斜視図に明らかなように、長方形の
封止樹脂層から出力端子Ｃ、Ｅ及びＧが導出した外観と
なる。出力端子Ｃ、Ｅ及びＧと半導体素子３例えばIGBT
との回路接続を明らかにした第１図ｃにあるように、エ
ミッターをＥ端子、ゲートをＧ端子更に、コレクターを
Ｃ端子に接続して大電力用半導体装置11を構成する。
（Transfer Mold）法による樹脂封止工程を最終的に施
して外気や水分から保護するのが通常であり、最終図形
を示した第１図ｂの斜視図に明らかなように、長方形の
封止樹脂層から出力端子Ｃ、Ｅ及びＧが導出した外観と
なる。出力端子Ｃ、Ｅ及びＧと半導体素子３例えばIGBT
との回路接続を明らかにした第１図ｃにあるように、エ
ミッターをＥ端子、ゲートをＧ端子更に、コレクターを
Ｃ端子に接続して大電力用半導体装置11を構成する。
第２図ａ、ｂに点線で囲んで示した大電力用半導体装置
11では、半導体素子を過電流が通過することによる破壊
事故を防ぐために抵抗器12（第２図ａ参照）かカレント
（Current）トランス13を夫々電流通路に外付して電流
検出を行っており、両図におけるイは負荷、ロは電源で
ある。
11では、半導体素子を過電流が通過することによる破壊
事故を防ぐために抵抗器12（第２図ａ参照）かカレント
（Current）トランス13を夫々電流通路に外付して電流
検出を行っており、両図におけるイは負荷、ロは電源で
ある。
このような回路接続により得られる電流通過に伴う情報
の検出結果は、大電力用半導体装置11に付属するドライ
ブ回路（図示せず）にフィードバック（Feed Back）し
て電流を遮断するか低減する方式が採られている。しか
し、第２図ａに明らかなように、抵抗器12による電流検
出方法では、電流の２乗の抵抗値の積からなる電力損失
が生じるので、その抑制手段として極めて低い抵抗器を
使用するのが一般的である。また、第２図ｂのようにカ
レントトランス13による電流検出方法では、電流損失が
発生しないので、大電力を扱う半導体装置にあっては良
く使われている。
の検出結果は、大電力用半導体装置11に付属するドライ
ブ回路（図示せず）にフィードバック（Feed Back）し
て電流を遮断するか低減する方式が採られている。しか
し、第２図ａに明らかなように、抵抗器12による電流検
出方法では、電流の２乗の抵抗値の積からなる電力損失
が生じるので、その抑制手段として極めて低い抵抗器を
使用するのが一般的である。また、第２図ｂのようにカ
レントトランス13による電流検出方法では、電流損失が
発生しないので、大電力を扱う半導体装置にあっては良
く使われている。
（発明が解決しようとする課題） 抵抗器による過電流通過検出では、低い抵抗器の入手が
困難な上に高価である外に、発生するジュール熱に備え
て大型のものを利用せざるを得ない。更に、カレントト
ランスを利用すると、直流を完全に検出するのが極めて
難しく、更にまた、検出するパルスによっては、大型の
ものが必要になり、どうしても高価にならざるを得な
い。このように、従来方法では、部品の外付が不可避で
ある上に、その単価が高い難点がある。しかも、大型で
あるので取扱いが難しく、大電力用半導体素子を使った
システム全体も大型になるなどの欠点がある。
困難な上に高価である外に、発生するジュール熱に備え
て大型のものを利用せざるを得ない。更に、カレントト
ランスを利用すると、直流を完全に検出するのが極めて
難しく、更にまた、検出するパルスによっては、大型の
ものが必要になり、どうしても高価にならざるを得な
い。このように、従来方法では、部品の外付が不可避で
ある上に、その単価が高い難点がある。しかも、大型で
あるので取扱いが難しく、大電力用半導体素子を使った
システム全体も大型になるなどの欠点がある。
本発明は、このような事情により成されたもので、特
に、電流検出用の外付部品を省いて安価に半導体素子の
過電流通過検出信号が得られる大電力用半導体装置を提
供することを目的とするものである。
に、電流検出用の外付部品を省いて安価に半導体素子の
過電流通過検出信号が得られる大電力用半導体装置を提
供することを目的とするものである。
（課題を解決するための手段） 絶縁基板表面に固着する複数の導電体層及びこれより厚
さの薄い導電体層と，前記複数の導電体層及び前記これ
より厚さの薄い導電体層の各々に接続される端子と，前
記複数の導電体層の一つに固着される半導体素子と，前
記半導体素子の表面部分に配置する複数の電極と，前記
複数の電極の一つ及び前記複数の導電体層の他の一つの
双方に接続する金属細線と，前記各導電体層、電極、金
属細線及び端子を被覆する封止樹脂層とを具備し，前記
電極の一つに前記金属細線で接続された前記複数の導電
体層の他の一つに接続された前記端子の一つは前記厚さ
の薄い導電体層にも接続されている過電流通過検出端子
として働く点に本発明に係る大電力用半導体装置の特徴
がある。
さの薄い導電体層と，前記複数の導電体層及び前記これ
より厚さの薄い導電体層の各々に接続される端子と，前
記複数の導電体層の一つに固着される半導体素子と，前
記半導体素子の表面部分に配置する複数の電極と，前記
複数の電極の一つ及び前記複数の導電体層の他の一つの
双方に接続する金属細線と，前記各導電体層、電極、金
属細線及び端子を被覆する封止樹脂層とを具備し，前記
電極の一つに前記金属細線で接続された前記複数の導電
体層の他の一つに接続された前記端子の一つは前記厚さ
の薄い導電体層にも接続されている過電流通過検出端子
として働く点に本発明に係る大電力用半導体装置の特徴
がある。
更に、絶縁基板表面に固着する複数の導電体層及びこれ
より厚さの薄い導電体層と，前記複数の導電体層の各々
に接続される端子と，前記複数の働電体層の一つに固着
される半導体素子と，前記半導体素子の表面部分に配置
する複数の電極と，前記各導電体層、電極、及び端子を
被覆する封止樹脂層とを具備し，前記半導体素子が固着
された前記導電体層に接続された前記端子の一つは前記
これより厚さの薄い導電体層にも接続されることにより
過電流通過検出端子として働く点にも本発明に係る大電
力用半導体装置の特徴がる。
より厚さの薄い導電体層と，前記複数の導電体層の各々
に接続される端子と，前記複数の働電体層の一つに固着
される半導体素子と，前記半導体素子の表面部分に配置
する複数の電極と，前記各導電体層、電極、及び端子を
被覆する封止樹脂層とを具備し，前記半導体素子が固着
された前記導電体層に接続された前記端子の一つは前記
これより厚さの薄い導電体層にも接続されることにより
過電流通過検出端子として働く点にも本発明に係る大電
力用半導体装置の特徴がる。
更に又、絶縁基板表面に固着する複数の導電体層及びこ
れより厚さの薄い部分を有する導電体層と，前記複数の
導電体層及び前記これより厚さの薄い導電体層の各々に
接続される端子と，前記複数の導電体層の一つに固着さ
れる半導体素子と，前記半導体素子の表面部分に配置す
る複数の電極と，前記複数の電極の一つ及び前記これよ
り厚さの薄い部分を有する導電体層の双方に接続する金
属細線と，前記電極の一つに前記金属細線で接続された
前記これより厚さの薄い部分を有する導電体層に接続す
る過電流通過検出端子と，前記各導電体層、電極、金属
細線及び端子を被覆する封止樹脂層とにも本発明に係る
大電力用半導体装置の特徴がある。
れより厚さの薄い部分を有する導電体層と，前記複数の
導電体層及び前記これより厚さの薄い導電体層の各々に
接続される端子と，前記複数の導電体層の一つに固着さ
れる半導体素子と，前記半導体素子の表面部分に配置す
る複数の電極と，前記複数の電極の一つ及び前記これよ
り厚さの薄い部分を有する導電体層の双方に接続する金
属細線と，前記電極の一つに前記金属細線で接続された
前記これより厚さの薄い部分を有する導電体層に接続す
る過電流通過検出端子と，前記各導電体層、電極、金属
細線及び端子を被覆する封止樹脂層とにも本発明に係る
大電力用半導体装置の特徴がある。
（作用） 絶縁基板に選択的に厚さの異なる導電体層を固着し、こ
の厚さが薄い導電体層と厚さが大きい導電体層間に発生
する電位差を本発明に係わる大電力用半導体装置では利
用しており、リード端子は、封止樹脂層外に導出する構
造と、絶縁基板に大電力用半導体素子に付属する例えば
フィードバック回路に接続する構造にも適用される。
の厚さが薄い導電体層と厚さが大きい導電体層間に発生
する電位差を本発明に係わる大電力用半導体装置では利
用しており、リード端子は、封止樹脂層外に導出する構
造と、絶縁基板に大電力用半導体素子に付属する例えば
フィードバック回路に接続する構造にも適用される。
（実施例） 本発明に係わる実施例を図面を参照して説明する。第３
図a,bには、大電力用半導体装置の製造工程を示す斜視
図を示したが、第３図ａは、封止樹脂層15に必要なリー
ド端子Ｅ（Emitter）、Ｃ（Collecter）、Ｇ（Gate）及
び過電流通過検出用端子ハを取付けた組立体16の斜視図
であり、第３図ｂは、大電力用半導体装置の組立体11を
明らかにした斜視図である。
図a,bには、大電力用半導体装置の製造工程を示す斜視
図を示したが、第３図ａは、封止樹脂層15に必要なリー
ド端子Ｅ（Emitter）、Ｃ（Collecter）、Ｇ（Gate）及
び過電流通過検出用端子ハを取付けた組立体16の斜視図
であり、第３図ｂは、大電力用半導体装置の組立体11を
明らかにした斜視図である。
第３図ｂに示すように、アルミナや窒化アルミニュウム
からなるセラミック基板18には、厚さが違う銅板19,20
即ち導電体層を固着する。この銅板19,20の固着に際し
ては、亜酸化銅を加熱してセラミック基板18に直接銅層
を接着するいわゆるグレイクトボンド（Direct Bond）
する方式も利用されるが、この外には、メタライズ（Me
talize）層やスクリーン（Screen）印刷法も適用でき
る。
からなるセラミック基板18には、厚さが違う銅板19,20
即ち導電体層を固着する。この銅板19,20の固着に際し
ては、亜酸化銅を加熱してセラミック基板18に直接銅層
を接着するいわゆるグレイクトボンド（Direct Bond）
する方式も利用されるが、この外には、メタライズ（Me
talize）層やスクリーン（Screen）印刷法も適用でき
る。
この際、厚さの大きい導電体層19,20,21を0.5〜0.3mm、
薄い導電体層22を10〜100μｍに形成する。導電体層19
には、半導体素子23を半田付けによりマウントするが、
素子の種類としては、大電力用として例えばIGBT（Insu
lated Gate Bipolar Transister）を使用する。
薄い導電体層22を10〜100μｍに形成する。導電体層19
には、半導体素子23を半田付けによりマウントするが、
素子の種類としては、大電力用として例えばIGBT（Insu
lated Gate Bipolar Transister）を使用する。
このIGBT素子は、サイリスタ構造即ち導電型の異なる３
つのシリコン半導体層を交互に重ねて構成する半導体基
板の頂面及びこれに隣接する半導体層に所定の不純物を
所定量導入してバイポーラトランジスタやサイリスタな
どをモノリシック（Monolythic）に形成した素子であ
る。ただし、マウントする素子としては、この外に例え
ば大電力用ダーリントン（Darlington）トランジスタ、
大電力用トランジスタ、更には、パワーMosトランジス
タでも良い。
つのシリコン半導体層を交互に重ねて構成する半導体基
板の頂面及びこれに隣接する半導体層に所定の不純物を
所定量導入してバイポーラトランジスタやサイリスタな
どをモノリシック（Monolythic）に形成した素子であ
る。ただし、マウントする素子としては、この外に例え
ば大電力用ダーリントン（Darlington）トランジスタ、
大電力用トランジスタ、更には、パワーMosトランジス
タでも良い。
このような大電力用半導体素子23の表面（頂面に絶縁物
層や導電性金属層などを被覆しているので総称して表面
とする）には、ゲート電極24及びエミッタ電極25が形成
されている。本発明における電極は、例えばシリコン半
導体基板に所定の不純物を導入・拡散して生ずる複数の
PN接合に隣接する各領域に夫々電気的に接続したもので
ある。
層や導電性金属層などを被覆しているので総称して表面
とする）には、ゲート電極24及びエミッタ電極25が形成
されている。本発明における電極は、例えばシリコン半
導体基板に所定の不純物を導入・拡散して生ずる複数の
PN接合に隣接する各領域に夫々電気的に接続したもので
ある。
次に、上記のように公知のトランスファーモールド（Tr
asfer Mold）法により樹脂封止工程を施して外気雰囲気
または水分の進入を防止するので、以下の工程を施して
各電極用リード端子を形成する。
asfer Mold）法により樹脂封止工程を施して外気雰囲気
または水分の進入を防止するので、以下の工程を施して
各電極用リード端子を形成する。
即ち、ゲート電極24及びエミッタ電極25を起点として厚
さが等しい導電体層20,21に金属細線26,27を超音波ボン
ディング（Bonding）法または熱圧着ボンディング法に
より固着する。ところで、ゲート電極24及びエミッタ電
極25に加えて、大電極用半導体素子23の裏面と半田付け
された導電体層19は、バイポーラトランジスタのコレク
ター層と同電位に維持されるので、第３図ａに明らかな
ように、ゲート電極24及びエミッタ電極25用のリード端
子E,C,Gを硬めの封止樹脂層28に予め固定しておいて、
夫々を同時に半田付けして一体とする。
さが等しい導電体層20,21に金属細線26,27を超音波ボン
ディング（Bonding）法または熱圧着ボンディング法に
より固着する。ところで、ゲート電極24及びエミッタ電
極25に加えて、大電極用半導体素子23の裏面と半田付け
された導電体層19は、バイポーラトランジスタのコレク
ター層と同電位に維持されるので、第３図ａに明らかな
ように、ゲート電極24及びエミッタ電極25用のリード端
子E,C,Gを硬めの封止樹脂層28に予め固定しておいて、
夫々を同時に半田付けして一体とする。
この工程では、リード端子E,C,Gと共に過電流通過検出
用端子ハも硬めの封止樹脂層28に固着する。この端子ハ
は、第３図a,bに示すように厚さの薄い導電体層22と、
エミッタ電極25を起点とした金属細線27の終点である厚
さの大きい導電体層21にまたがる構造を持っている。即
ち、両導電体層21,22間の距離に整形された金属板29を
封止樹脂層28の裏面側（半導体素子に対面する方向）に
形成し、それに対向する表面側に金属板29に電気的に接
続した金属板30を形成してリード端子ハを構成し、金属
板29と両導電体21,22間をリード端子E,C,Gの半田付工程
と同一工程で固着する。
用端子ハも硬めの封止樹脂層28に固着する。この端子ハ
は、第３図a,bに示すように厚さの薄い導電体層22と、
エミッタ電極25を起点とした金属細線27の終点である厚
さの大きい導電体層21にまたがる構造を持っている。即
ち、両導電体層21,22間の距離に整形された金属板29を
封止樹脂層28の裏面側（半導体素子に対面する方向）に
形成し、それに対向する表面側に金属板29に電気的に接
続した金属板30を形成してリード端子ハを構成し、金属
板29と両導電体21,22間をリード端子E,C,Gの半田付工程
と同一工程で固着する。
このような構造では、半導体素子の電極の電位は、金属
細線により導電体層に流れ、更にリード端子により外部
に出力されるが、薄い導電体層が設置されている箇所で
は、電流検出ができる程度の抵抗値即ち電流定格に応じ
て１〜数＋ｍΩ程度に形成されている。従って導電体層
に流れる電流に比較した電圧が検出されることになり、
上記実施例ではエミッタ端子Ｅと過電流通過検出端子ハ
に出力される。この時、比較的熱伝導が優れた絶縁基板
上に電流検出端子ハが形成されているため、端子ハから
発生するジュール熱の放散が容易となる。また、封止樹
脂層の最終形状については、従来技術と同様であるが、
図では省略した。
細線により導電体層に流れ、更にリード端子により外部
に出力されるが、薄い導電体層が設置されている箇所で
は、電流検出ができる程度の抵抗値即ち電流定格に応じ
て１〜数＋ｍΩ程度に形成されている。従って導電体層
に流れる電流に比較した電圧が検出されることになり、
上記実施例ではエミッタ端子Ｅと過電流通過検出端子ハ
に出力される。この時、比較的熱伝導が優れた絶縁基板
上に電流検出端子ハが形成されているため、端子ハから
発生するジュール熱の放散が容易となる。また、封止樹
脂層の最終形状については、従来技術と同様であるが、
図では省略した。
変形例としては、第３図のリード端子Ｅに代えてコレク
ター電流を取出すリード端子Ｃと過電流通過検出用端子
ハを薄い導電体層22に取付ける構造即ち第４図も利用で
き、更には、第５図にあるように厚い導電体層22の一部
分だけを薄く形成して過電流通過検出を端子ハを介して
行う方式も適用可能である。なお、第４、５図における
部品は、第３図と同様な機能を発揮する部品を使用して
いるので、図番も全く同じに記載しており、説明を省略
する。なお、上記実施例では、過電流通過検出端子を封
止樹脂層外に導出する構造を採用しているが、電流検出
制御用のフィードバック回路をモノリシックに形成した
半導体素子、あるいはハイブリッドで構成した半導体素
子では、必ずしも封止樹脂層外に導出する構造でなくて
も差支えない。
ター電流を取出すリード端子Ｃと過電流通過検出用端子
ハを薄い導電体層22に取付ける構造即ち第４図も利用で
き、更には、第５図にあるように厚い導電体層22の一部
分だけを薄く形成して過電流通過検出を端子ハを介して
行う方式も適用可能である。なお、第４、５図における
部品は、第３図と同様な機能を発揮する部品を使用して
いるので、図番も全く同じに記載しており、説明を省略
する。なお、上記実施例では、過電流通過検出端子を封
止樹脂層外に導出する構造を採用しているが、電流検出
制御用のフィードバック回路をモノリシックに形成した
半導体素子、あるいはハイブリッドで構成した半導体素
子では、必ずしも封止樹脂層外に導出する構造でなくて
も差支えない。
第１図ａは、従来の大電力用半導体装置の要部を示す斜
視図、第１図ｂは、封止樹脂層を設置した大電力用半導
体装置の外観を明らかにする斜視図、第１図ｃは、従来
の大電力用半導体素子の等価回路図、第２図a,bは、従
来の過電流通過検出用等価回路図、第３図a,bは、本発
明に係わる大電力用半導体装置の組立工程を示す斜視
図、第４図及び第５図は、本発明の変形例を示す斜視図
である。 1,18……絶縁基板、 2,4,5,20,21……導電体層（銅板）、 22……薄い導電体層（銅板）、 10,28……封止樹脂層、 E,C,G……リード端子、 ハ……過電流通過検出用端子、 イ……負荷、ロ……電流、 11……大電力用半導体装置、 12……抵抗器、13……トランス、 23……半導体素子、24,25……電極、 26,27……金属細線、 29,30……金属板（過電流通過検出用端子）。
視図、第１図ｂは、封止樹脂層を設置した大電力用半導
体装置の外観を明らかにする斜視図、第１図ｃは、従来
の大電力用半導体素子の等価回路図、第２図a,bは、従
来の過電流通過検出用等価回路図、第３図a,bは、本発
明に係わる大電力用半導体装置の組立工程を示す斜視
図、第４図及び第５図は、本発明の変形例を示す斜視図
である。 1,18……絶縁基板、 2,4,5,20,21……導電体層（銅板）、 22……薄い導電体層（銅板）、 10,28……封止樹脂層、 E,C,G……リード端子、 ハ……過電流通過検出用端子、 イ……負荷、ロ……電流、 11……大電力用半導体装置、 12……抵抗器、13……トランス、 23……半導体素子、24,25……電極、 26,27……金属細線、 29,30……金属板（過電流通過検出用端子）。
Claims (3)
- 【請求項１】絶縁基板表面に固着する複数の導電体層及
びこれより厚さの薄い導電体層と，前記複数の導電体層
及び前記これより厚さの薄い導電体層の各々に接続され
る端子と，前記複数の導電体層の一つに固着される半導
体素子と，前記半導体素子の表面部分に配置する複数の
電極と，前記複数の電極の一つ及び前記複数の導電体層
の他の一つの双方に接続する金属細線と，前記各導電体
層、電極、金属細線及び端子を被覆する封止樹脂層とを
具備し，前記電極の一つに前記金属細線で接続された前
記複数の導電体層の他の一つに接続された前記端子の一
つは前記厚さの薄い導電体層にも接続されている過電流
通過検出端子として働くことを特徴とする大電力用半導
体装置 - 【請求項２】絶縁基板表面に固着する複数の導電体層及
びこれより厚さの薄い導電体層と，前記複数の導電体層
の各々に接続される端子と，前記複数の働電体層の一つ
に固着される半導体素子と，前記半導体素子の表面部分
に配置する複数の電極と，前記各導電体層、電極、及び
端子を被覆する封止樹脂層とを具備し，前記半導体素子
が固着された前記導電体層に接続された前記端子の一つ
は前記これより厚さの薄い導電体層にも接続されること
により過電流通過検出端子として働くことを特徴とする
大電力用半導体装置 - 【請求項３】絶縁基板表面に固着する複数の導電体層及
びこれより厚さの薄い部分を有する導電体層と，前記複
数の導電体層及び前記これより厚さの薄い導電体層の各
々に接続される端子と，前記複数の導電体層の一つに固
着される半導体素子と，前記半導体素子の表面部分に配
置する複数の電極と，前記複数の電極の一つ及び前記こ
れより厚さの薄い部分を有する導電体層の双方に接続す
る金属細線と，前記電極の一つに前記金属細線で接続さ
れた前記これより厚さの薄い部分を有する導電体層に接
続する過電流通過検出端子と，前記各導電体層、電極、
金属細線及び端子を被覆する封止樹脂層とを具備するこ
とを特徴とする大電力用半導体装置
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1318153A JPH0691176B2 (ja) | 1989-12-07 | 1989-12-07 | 大電力用半導体装置 |
| DE69024031T DE69024031T2 (de) | 1989-12-07 | 1990-12-05 | Hochleistungshalbleiterbauelement. |
| EP19900123304 EP0431586B1 (en) | 1989-12-07 | 1990-12-05 | High-power semiconductor device |
| US07/622,591 US5115300A (en) | 1989-12-07 | 1990-12-05 | High-power semiconductor device |
| KR1019900020021A KR930005492B1 (ko) | 1989-12-07 | 1990-12-06 | 대전력용 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1318153A JPH0691176B2 (ja) | 1989-12-07 | 1989-12-07 | 大電力用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03179767A JPH03179767A (ja) | 1991-08-05 |
| JPH0691176B2 true JPH0691176B2 (ja) | 1994-11-14 |
Family
ID=18096080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1318153A Expired - Fee Related JPH0691176B2 (ja) | 1989-12-07 | 1989-12-07 | 大電力用半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5115300A (ja) |
| EP (1) | EP0431586B1 (ja) |
| JP (1) | JPH0691176B2 (ja) |
| KR (1) | KR930005492B1 (ja) |
| DE (1) | DE69024031T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5313091A (en) * | 1992-09-28 | 1994-05-17 | Sundstrand Corporation | Package for a high power electrical component |
| US5744869A (en) * | 1995-12-05 | 1998-04-28 | Motorola, Inc. | Apparatus for mounting a flip-chip semiconductor device |
| JP3037191B2 (ja) * | 1997-04-22 | 2000-04-24 | 日本電気アイシーマイコンシステム株式会社 | 半導体装置 |
| JP3837215B2 (ja) * | 1997-10-09 | 2006-10-25 | 三菱電機株式会社 | 個別半導体装置およびその製造方法 |
| JP2003009508A (ja) | 2001-06-19 | 2003-01-10 | Mitsubishi Electric Corp | 電力用半導体装置 |
| JP2003258180A (ja) * | 2002-02-27 | 2003-09-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| DE102006005420B4 (de) * | 2006-02-03 | 2010-07-15 | Infineon Technologies Ag | Stapelbares Halbleiterbauteil und Verfahren zur Herstellung desselben |
| JP5205834B2 (ja) * | 2007-06-25 | 2013-06-05 | 日産自動車株式会社 | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2513032B1 (fr) * | 1981-09-14 | 1985-12-13 | Carreras Michelle | Dispositif de protection integre contre les surtensions d'un circuit electronique, et circuit electronique protege par ce dispositif |
| FR2574222B1 (fr) * | 1984-12-04 | 1987-05-29 | Sintra | Procede de fabrication d'un substrat pour circuit hybride comportant des connexions faiblement resistives |
| US4818895A (en) * | 1987-11-13 | 1989-04-04 | Kaufman Lance R | Direct current sense lead |
-
1989
- 1989-12-07 JP JP1318153A patent/JPH0691176B2/ja not_active Expired - Fee Related
-
1990
- 1990-12-05 US US07/622,591 patent/US5115300A/en not_active Expired - Lifetime
- 1990-12-05 EP EP19900123304 patent/EP0431586B1/en not_active Expired - Lifetime
- 1990-12-05 DE DE69024031T patent/DE69024031T2/de not_active Expired - Fee Related
- 1990-12-06 KR KR1019900020021A patent/KR930005492B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03179767A (ja) | 1991-08-05 |
| US5115300A (en) | 1992-05-19 |
| EP0431586B1 (en) | 1995-12-06 |
| EP0431586A3 (en) | 1992-06-03 |
| EP0431586A2 (en) | 1991-06-12 |
| KR910013517A (ko) | 1991-08-08 |
| DE69024031D1 (de) | 1996-01-18 |
| KR930005492B1 (ko) | 1993-06-22 |
| DE69024031T2 (de) | 1996-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10861833B2 (en) | Semiconductor device | |
| US9722509B2 (en) | Hybrid circuit device | |
| EP0415439B1 (en) | Composite semiconductor device having function for overcurrent detection | |
| JP6906583B2 (ja) | 半導体パワーモジュール | |
| EP3522213B1 (en) | Semiconductor device | |
| JP2002026251A (ja) | 半導体装置 | |
| WO2019239771A1 (ja) | 半導体モジュール | |
| JPWO2018211735A1 (ja) | 半導体装置 | |
| WO2021200337A1 (ja) | 電子装置 | |
| US11315850B2 (en) | Semiconductor device | |
| JPH0691176B2 (ja) | 大電力用半導体装置 | |
| CN115206919A (zh) | 半导体装置 | |
| JP4096741B2 (ja) | 半導体装置 | |
| JP2005129826A (ja) | パワー半導体装置 | |
| JP2000058820A (ja) | パワー半導体素子及びパワーモジュール | |
| US20240244750A1 (en) | Semiconductor module | |
| JP4706551B2 (ja) | パワー半導体素子及びパワーモジュール | |
| JP2022053801A (ja) | 半導体装置 | |
| JP3477002B2 (ja) | 半導体装置 | |
| JPH0648874Y2 (ja) | 半導体装置 | |
| JPH1012651A (ja) | 半導体装置 | |
| JP3368742B2 (ja) | 半導体装置 | |
| JPH1022336A (ja) | 半導体装置の製造方法 | |
| JP2726555B2 (ja) | 樹脂封止型半導体装置 | |
| CN110491841A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |