JPH0318022A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0318022A JPH0318022A JP15190289A JP15190289A JPH0318022A JP H0318022 A JPH0318022 A JP H0318022A JP 15190289 A JP15190289 A JP 15190289A JP 15190289 A JP15190289 A JP 15190289A JP H0318022 A JPH0318022 A JP H0318022A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- photoresist
- gas containing
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 239000007789 gas Substances 0.000 claims abstract description 16
- 238000006243 chemical reaction Methods 0.000 claims abstract description 13
- 238000001312 dry etching Methods 0.000 claims abstract description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000001301 oxygen Substances 0.000 claims abstract description 8
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims abstract description 6
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052794 bromium Inorganic materials 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 19
- 238000000059 patterning Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 239000012495 reaction gas Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 12
- 230000001681 protective effect Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電極又は配線に多結晶シリコンを有する半導
体装置の製造方法に関するものである。
体装置の製造方法に関するものである。
従来の技術
近年、半導体装置の微細化及び高集積化にともない、多
結晶シリコンの配線，電極等の微細化が進められている
。それにともない、エッチング工程でのサイドエッチに
よるホトレジストマスクとの寸法変換差が問題となって
いる。
結晶シリコンの配線，電極等の微細化が進められている
。それにともない、エッチング工程でのサイドエッチに
よるホトレジストマスクとの寸法変換差が問題となって
いる。
又、同時に段差の多いパターン等において十分なオーバ
ーエッチングを行うため下地酸化膜との高い選択比が要
求されている。
ーエッチングを行うため下地酸化膜との高い選択比が要
求されている。
以下に従来の多結晶シリコン配線のエッチング方法につ
いて説明する。
いて説明する。
第２図に示すように、シリコン基板１の主面上に形成さ
れた酸化膜２上に（ａ）、多結晶シリコン３を形成する
（ｂ）。その後、該結晶シリコン上にホトレジスト４を
パターンニングする（Ｃ）。塩素等のガスを使いドライ
エッチングをし、パターンを形成する（ｄ）。最後にア
ッシング、硫化水洗浄に′よりホトレジストを除去する
。
れた酸化膜２上に（ａ）、多結晶シリコン３を形成する
（ｂ）。その後、該結晶シリコン上にホトレジスト４を
パターンニングする（Ｃ）。塩素等のガスを使いドライ
エッチングをし、パターンを形成する（ｄ）。最後にア
ッシング、硫化水洗浄に′よりホトレジストを除去する
。
発明が解決しようとする課題
しかしながら、前記した半導体装置の製造方法では、多
結晶シリコン配線のパターンニングにおいてエッチング
工程で多結晶シリコンの側壁にサイドエッチが入り多結
晶シリコンの寸法が細る。
結晶シリコン配線のパターンニングにおいてエッチング
工程で多結晶シリコンの側壁にサイドエッチが入り多結
晶シリコンの寸法が細る。
この為、マスクとなるホトレジストと多結晶シリコンの
配線との間に寸法変換差が生じると言う問題を有してい
た。
配線との間に寸法変換差が生じると言う問題を有してい
た。
又、同時に段差の多いパターン等においてオーバーエッ
チングを行うための下地酸化膜との十分な選択比を得る
ことができないと言う問題を有していた。
チングを行うための下地酸化膜との十分な選択比を得る
ことができないと言う問題を有していた。
本発明は上記従来の課題を解決するもので、ドライエッ
チング工程でマスクとなるホトレジストと多結晶シリコ
ンの配線との間に寸法変換差が生じず、下地酸化膜に対
して高選択比をもつエッチング工程を有する半導体の製
造方法を提供することを目的とする。
チング工程でマスクとなるホトレジストと多結晶シリコ
ンの配線との間に寸法変換差が生じず、下地酸化膜に対
して高選択比をもつエッチング工程を有する半導体の製
造方法を提供することを目的とする。
課題を解決するための手段
この目的を達成するために本発明は、半導体基板の一主
面上に多結晶シリコン膜を被着する工程と、該多結晶シ
リコン膜上にホトレジストをパターン形成する工程と、
数多結晶シリコン膜を臭素を含むガスと酸素を含むガス
でドライエッチングする工程をそなえた半導体装置の製
造方法であり、このとき、ドライエッチング反応の反応
系の総反応ガスにおける臭素を含むガスの流量比は、６
０〜９５％に、酸素を含むガスの流量比は、０．５〜４
０％とする。
面上に多結晶シリコン膜を被着する工程と、該多結晶シ
リコン膜上にホトレジストをパターン形成する工程と、
数多結晶シリコン膜を臭素を含むガスと酸素を含むガス
でドライエッチングする工程をそなえた半導体装置の製
造方法であり、このとき、ドライエッチング反応の反応
系の総反応ガスにおける臭素を含むガスの流量比は、６
０〜９５％に、酸素を含むガスの流量比は、０．５〜４
０％とする。
作用
前記した手段によると、ドライエッチング工程でマスク
となるホトレジストと多結晶シリコンのｇＩ壁にデボ膜
が形成され、これが保護膜となりホトレジストと多結晶
シリコン配線との間に寸法変換差が生じず、又下地酸化
膜に対しても同様の保護膜を形成し、酸化膜に対し高選
択比を有する半導体の製造方法を提供することができる
。
となるホトレジストと多結晶シリコンのｇＩ壁にデボ膜
が形成され、これが保護膜となりホトレジストと多結晶
シリコン配線との間に寸法変換差が生じず、又下地酸化
膜に対しても同様の保護膜を形成し、酸化膜に対し高選
択比を有する半導体の製造方法を提供することができる
。
実施例
第１図は本発明の半導体装置の製造方法に於ける一実施
例を示す断面図である。
例を示す断面図である。
第１図はポリシリコン配線を有する半導体装置の製造方
法を示している。シリコン基板１の主面上に形成された
絶縁膜２上に（ａ）、減圧ＣＶＤにより多結晶シリコン
３を約４０００Ａ形成し（ロ），該多結晶シリコン３上
にホトレジスト膜を約１．２μｍパターン形成する（Ｃ
）。該多結晶シリコン膜３をＨＢｒ６０ｓｅｃｍとＮ２
０５ｓｅｃｍでドライエッチングする（ｄ）。このとき
、ドライエッチング反応の反応系の圧力を１５０ｍＴｏ
ｒｒに、ＲＦバワーは４００Ｗとする。この時、ホトレ
ジストと多結晶シリコンの側壁にシリコン酸化物系のデ
ボ膜が形栖される。これが保護膜となりホトレジストと
多結晶シリコンへのサイドエッチを防ぐことができる。
法を示している。シリコン基板１の主面上に形成された
絶縁膜２上に（ａ）、減圧ＣＶＤにより多結晶シリコン
３を約４０００Ａ形成し（ロ），該多結晶シリコン３上
にホトレジスト膜を約１．２μｍパターン形成する（Ｃ
）。該多結晶シリコン膜３をＨＢｒ６０ｓｅｃｍとＮ２
０５ｓｅｃｍでドライエッチングする（ｄ）。このとき
、ドライエッチング反応の反応系の圧力を１５０ｍＴｏ
ｒｒに、ＲＦバワーは４００Ｗとする。この時、ホトレ
ジストと多結晶シリコンの側壁にシリコン酸化物系のデ
ボ膜が形栖される。これが保護膜となりホトレジストと
多結晶シリコンへのサイドエッチを防ぐことができる。
このため多結晶シリコン配線とホトレジストマスクの間
に寸法変換差が生じない（ｅ）。
に寸法変換差が生じない（ｅ）。
又、同時にこのデポ膜が下地酸化膜の保護膜になり下地
酸化膜へのエッチングを防ぎ高選択比を実現している。
酸化膜へのエッチングを防ぎ高選択比を実現している。
最後にアッシング，洗浄等によりホトレジスト膜を除去
する（ｆ）。
する（ｆ）。
発明の効果
前記した手段によると、ドライエッチング工程でマスク
となるホトレジスト膜と多結晶シリコンの側壁にデボ膜
が形成され、これが保護膜となりホトレジストと多結晶
シリコンへのサイドエッチを防ぐことができる。このた
めマスクとなるホトレジストと多結晶シリコン配線との
間に寸法変換差が生じず、又下地酸化膜に対しても同様
の保護膜を形成し、酸化膜に対し高選択比を有する半導
体の製造方法を提供することができる。
となるホトレジスト膜と多結晶シリコンの側壁にデボ膜
が形成され、これが保護膜となりホトレジストと多結晶
シリコンへのサイドエッチを防ぐことができる。このた
めマスクとなるホトレジストと多結晶シリコン配線との
間に寸法変換差が生じず、又下地酸化膜に対しても同様
の保護膜を形成し、酸化膜に対し高選択比を有する半導
体の製造方法を提供することができる。
第１図は本発明の第一の実施例にかかる半導体装置の製
造方法を示す断面図、第２図は従来の半導体装置の製造
方法を示す断面図である。 １・・・・・・シリコン基板、２・・・・・・絶縁膜、
３・・・・・・多結晶シリコン、４・・・・・・ホトレ
ジスト、５・・・・・・デボ膜。
造方法を示す断面図、第２図は従来の半導体装置の製造
方法を示す断面図である。 １・・・・・・シリコン基板、２・・・・・・絶縁膜、
３・・・・・・多結晶シリコン、４・・・・・・ホトレ
ジスト、５・・・・・・デボ膜。
Claims (4)
- （１）半導体基板の一主面上に多結晶シリコン膜を被着
する工程と、該多結晶シリコン膜上にホトレジストをパ
ターン形成する工程と、該多結晶シリコン膜を臭素を含
むガスと酸素を含むガスでドライエッチングする工程と
を有することを特徴とする半導体装置の製造方法。 - （２）前記ドライエッチング反応の総反応ガスにおける
臭素を含むガスの流量比が、６０〜９９．５％であるこ
とを特徴とする前記特許請求の範囲第１項に記載の半導
体装置の製造方法。 - （３）酸素を含むガスの流量比が０．５〜４０％である
ことを特徴とする特許請求の範囲第１項に記載の半導体
装置の製造方法。 - （４）酸素を含むガスが、ＣＯ＿２、ＣＯ、Ｎ＿２Ｏの
うちのいずれかか、又は、その混合物であることを特徴
とする特許請求の範囲第１項に記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15190289A JPH0318022A (ja) | 1989-06-14 | 1989-06-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15190289A JPH0318022A (ja) | 1989-06-14 | 1989-06-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0318022A true JPH0318022A (ja) | 1991-01-25 |
Family
ID=15528691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15190289A Pending JPH0318022A (ja) | 1989-06-14 | 1989-06-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0318022A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8519212B2 (en) | 2000-08-03 | 2013-08-27 | Nippon Shokubai Co., Ltd. | Water-absorbent resin, hydropolymer, process for producing them, and uses of them |
-
1989
- 1989-06-14 JP JP15190289A patent/JPH0318022A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8519212B2 (en) | 2000-08-03 | 2013-08-27 | Nippon Shokubai Co., Ltd. | Water-absorbent resin, hydropolymer, process for producing them, and uses of them |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3571784B2 (ja) | 半導体装置の配線形成方法 | |
| JPH0476496B2 (ja) | ||
| US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
| JPH0318023A (ja) | 半導体装置の製造方法 | |
| JP3259529B2 (ja) | 選択エッチング方法 | |
| JP2932488B2 (ja) | ドライエッチング方法 | |
| JPH0318022A (ja) | 半導体装置の製造方法 | |
| US7510980B2 (en) | Method for manufacturing semiconductor device | |
| JPH09293727A (ja) | 半導体装置の製造方法 | |
| KR100995829B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JPH0496223A (ja) | 半導体装置の製造方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| TWI914252B (zh) | 複合罩幕層與其製造方法以及圖案化製程 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| US6544887B1 (en) | Polycide etch process | |
| US6376156B1 (en) | Prevent defocus issue on wafer with tungsten coating on back-side | |
| KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR100253315B1 (ko) | 반도체소자의 배선형성을 위한 식각방법 | |
| JP3116369B2 (ja) | 多層レジストドライエッチング方法 | |
| JP2600839B2 (ja) | 窒化シリコン膜のエッチング方法 | |
| JP3877461B2 (ja) | 半導体装置の製造方法 | |
| JP2000156367A (ja) | ドライエッチング方法 | |
| JPH06295888A (ja) | 半導体装置の製造方法 | |
| JPH06244181A (ja) | 半導体装置およびその製造方法 |