JPH03180904A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03180904A JPH03180904A JP32003189A JP32003189A JPH03180904A JP H03180904 A JPH03180904 A JP H03180904A JP 32003189 A JP32003189 A JP 32003189A JP 32003189 A JP32003189 A JP 32003189A JP H03180904 A JPH03180904 A JP H03180904A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuits
- integrated circuit
- pulse
- signal generator
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims 1
- 230000003111 delayed effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、同一の遅延タイミングで動作する複数個の集
積回路で構成された半導体装置に関するものである。
積回路で構成された半導体装置に関するものである。
従来の技術
従来より、複数個の集積回路を同一の遅延を持つ異なる
タイミングで動作させる場合には、個々の集積回路に動
作タイミングを伝えるための信号発生装置につながる独
立した信号ラインが設けられていた。
タイミングで動作させる場合には、個々の集積回路に動
作タイミングを伝えるための信号発生装置につながる独
立した信号ラインが設けられていた。
第3図は従来の同一の遅延タイミングで動作する半導体
装置の回路図であり、IC,、IC2,・・・・・IC
oは集積回路、1は信号発生装置、RR2,・・・・・
・Roは動作タイミングを伝えるための信号ラインであ
る。
装置の回路図であり、IC,、IC2,・・・・・IC
oは集積回路、1は信号発生装置、RR2,・・・・・
・Roは動作タイミングを伝えるための信号ラインであ
る。
このように個々の集積回路を動作させるタイミングパル
スを発生させる信号発生装置と信号発生装置から個々の
集積回路につながる信号ラインが設けられていた。
スを発生させる信号発生装置と信号発生装置から個々の
集積回路につながる信号ラインが設けられていた。
発明が解決しようとする課題
しかしながら、上記従来の構成では動作タイミングを伝
える信号ラインが個々の集積回路に独立して設けられて
いるために、集積回路と同一の数の信号ラインが必要と
なる。また同一の遅延を持つ異なるタイミングパルスを
発生するための信号発生装置も必要であり、半導体装置
の構成が集積回路の数が多くなればなるほど複雑になる
という欠点を有していた。
える信号ラインが個々の集積回路に独立して設けられて
いるために、集積回路と同一の数の信号ラインが必要と
なる。また同一の遅延を持つ異なるタイミングパルスを
発生するための信号発生装置も必要であり、半導体装置
の構成が集積回路の数が多くなればなるほど複雑になる
という欠点を有していた。
本発明は上記従来の問題点を解決するもので、個々の集
積回路を動作させるタイミングパルスを発生する信号発
生装置と信号発生装置から個々の集積回路につながる信
号ラインを設ける必要をなくした半導体装置を提供する
ことを目的とする。
積回路を動作させるタイミングパルスを発生する信号発
生装置と信号発生装置から個々の集積回路につながる信
号ラインを設ける必要をなくした半導体装置を提供する
ことを目的とする。
課題を解決するための手段
この目的を達成するために、本発明の半導体装置は、個
々の集積回路にタイマーを内蔵させた構成を有している
。
々の集積回路にタイマーを内蔵させた構成を有している
。
作用
この措威によって集積回路の動作タイミングは前段の集
積回路から受けることになり、個々の集積回路を動作さ
せるタイミングパルスを発生ずる信号発生装置と信号発
生装置から個々の集積回路につながる信号ラインを設け
る必要をなくすことができる。
積回路から受けることになり、個々の集積回路を動作さ
せるタイミングパルスを発生ずる信号発生装置と信号発
生装置から個々の集積回路につながる信号ラインを設け
る必要をなくすことができる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第1図は本発明の実施例における半導体装置の回路図を
示すものである。第1図において、ICI C2+ =
−−・・・I C,は集積回路、R,、R2Roは動作
タイミングを伝えるための信号ライン、CL Kはタイ
マーを動作させるためのクロック入力である。
示すものである。第1図において、ICI C2+ =
−−・・・I C,は集積回路、R,、R2Roは動作
タイミングを伝えるための信号ライン、CL Kはタイ
マーを動作させるためのクロック入力である。
以」二のように構成された半導体装置について、以下そ
の動作を説明する。
の動作を説明する。
第2図は第1−図におけるR1.R2,・・・・・・R
,の動作タイミングパルスを示している。
,の動作タイミングパルスを示している。
まずIC+はR1のタイミングパルスにより動作し、ま
たIC1に内蔵されたタイマーによりR】のパルスから
時間T遅延したパルスをR2に出力する。IC2はR2
のタイミングパルスにより動作し、R2のタイミングパ
ルスより時間T遅延したパルスを出力し、次段の集積回
路を動作させる。
たIC1に内蔵されたタイマーによりR】のパルスから
時間T遅延したパルスをR2に出力する。IC2はR2
のタイミングパルスにより動作し、R2のタイミングパ
ルスより時間T遅延したパルスを出力し、次段の集積回
路を動作させる。
以上のように本実施例によれば、個々の集積回路にタイ
マーを設けることにより、個々の集積回路は前段の集積
回路のタイマー出力パルスにより動作させることができ
る。
マーを設けることにより、個々の集積回路は前段の集積
回路のタイマー出力パルスにより動作させることができ
る。
発明の効果
以上のように本発明によれば、個々の集積回路にタイマ
ーを設けることにより、個々の集積回路を動作させるタ
イミングパルスを発生する信号発主装置と信号発生装置
から個々の集積回路につながる信号ラインを設ける必要
をなくすことかできる優れた半導体装置を実現すること
かIIJ能である。
ーを設けることにより、個々の集積回路を動作させるタ
イミングパルスを発生する信号発主装置と信号発生装置
から個々の集積回路につながる信号ラインを設ける必要
をなくすことかできる優れた半導体装置を実現すること
かIIJ能である。
第1図は本発明の実施例における半導体装置の導体装置
の回路図である。 I C,I C2,I Co−=−・集積回路、R,、
R,!。 R1,・・・・・・信号ライン、1・・・・・・信号発
生装置。
の回路図である。 I C,I C2,I Co−=−・集積回路、R,、
R,!。 R1,・・・・・・信号ライン、1・・・・・・信号発
生装置。
Claims (1)
- 遅延タイミング発生用タイマーを個々に内蔵する複数
の集積回路ブロックを単一の半導体基板内へ一体的に集
積化したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32003189A JPH03180904A (ja) | 1989-12-08 | 1989-12-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32003189A JPH03180904A (ja) | 1989-12-08 | 1989-12-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03180904A true JPH03180904A (ja) | 1991-08-06 |
Family
ID=18116977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32003189A Pending JPH03180904A (ja) | 1989-12-08 | 1989-12-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03180904A (ja) |
-
1989
- 1989-12-08 JP JP32003189A patent/JPH03180904A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU6392686A (en) | Digital intergrated circuit | |
| US4418418A (en) | Parallel-serial converter | |
| JPH0682146B2 (ja) | スキヤンパス方式の論理集積回路 | |
| JPH10150350A (ja) | 位相同期回路及びその位相回路を用いた記憶装置 | |
| JPH03180904A (ja) | 半導体装置 | |
| JPH05333808A (ja) | 表示駆動回路 | |
| JP2632512B2 (ja) | 半導体集積回路 | |
| JPH04233014A (ja) | コンピュータ・システム | |
| JPS63227113A (ja) | 伝播回路 | |
| JP2894040B2 (ja) | ラッチ回路 | |
| US7272069B2 (en) | Multiple-clock controlled logic signal generating circuit | |
| SU1506531A1 (ru) | Устройство дл вычитани и выделени импульсов | |
| JPS62292060A (ja) | サ−マルヘツド駆動用ic | |
| EP0252714A3 (en) | Semiconducteur integrated circuit device having a tester circuit | |
| US20060186939A1 (en) | Clock adjusting method and electronic device with clock adjusting function | |
| GB1436345A (en) | Semiconductor switching circuit | |
| JP2509632B2 (ja) | デ―タ入出力装置 | |
| SU1621153A1 (ru) | Устройство дл формировани одиночных импульсов | |
| JPS62151017A (ja) | 遅延回路 | |
| JPS57116432A (en) | Synchronous counter | |
| JPS55163691A (en) | Shift register | |
| SU1394416A1 (ru) | Формирователь импульсов | |
| SU738177A1 (ru) | Счетчик на кольцевом регистре | |
| JPH0533978Y2 (ja) | ||
| JP2534654B2 (ja) | デイジタル信号処理回路 |