JPH03180924A

JPH03180924A - プリンタ制御システム

Info

Publication number: JPH03180924A
Application number: JP2305918A
Authority: JP
Inventors: Seishin Murahashi; セイシン　ムラハシ
Original assignee: Dataproducts Corp
Current assignee: Ricoh Printing Systems America Inc
Priority date: 1989-11-09
Filing date: 1990-11-09
Publication date: 1991-08-06
Anticipated expiration: 2017-10-21
Also published as: DE4035533A1; US5043918A; GB2238640A; JP3337684B2; GB2238640B; GB9023444D0; BR9005631A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野」この発明は、プリンタを制御するプリンタ制御システム
に係わり、特にコンピー−一夕まノこはワードプロセッ
ザ等から供給された処理データをプリンタへ転送するた
めの形式にするプリンタ制御システムに関する。

「従来の技術」周知のごとく、言語処理システムの総合的な処理速度は
同システムを構成するプリンタにより制限を受ける。こ
のため、より高速処理が可能なプリンタが望まれて。一
方、各種アブリケーソヨンプログラムが生成する各種イ
メージ形式に関して柔軟性を持たせる必要もあることも
望まれている。

１−記プリンタの制御ノステノ、は、慨してバスアーキ
テクチャの礎に立って考案されている。メモリ、タイマ
ーお、ＬびＣＰ　ｔＪ等を含む個々の制御システムのほ
とんどは、システムバスを介して信号の転送を行うため
に該バスに結合されている。このような組み合わせは、
幾つかの対になった装置がソフトウェアの制御のもとで
一つの他の装置と通信できるという利点がある。したが
って、−度に信号の一つのグループをバスに伝えること
ができるアービタとして知られている特殊な制御装置が
、マルチパスマスタによりバスをアクセス］−るために
同時に生じる要求に対して優先順（凱を与える。

各制御システムは最も能率的な方法でバスを用いてきて
おり、事実、そのバスはセットされたつの信号を」二連
した制御システムの動作速度の」二階で一度に伝えるこ
とができる。

その」二階の効果は、プリンタを動かず最も決定的な部
分であるプリンタマーキングエンジンまたはプリントエ
ンジンの処理速度に関する種々の改良点を示すことによ
り明確になる。

「発明が解決しようとする課題」ところで、上述したように従来のプリンタにあっては、
その動作速度が他の周辺装置に比べて格段に遅いので、
上述した言語処理システムなどの各種システムの総合的
な処理速度を上げることが困難であるという問題があっ
た。

この発明はこのような事情に鑑みてなされたもので、多
種多様なイメージを印刷する能力を維持しながらも、プ
リンタの動作速度を低コストで向上させることができる
プリンタ制御システムを提供すること目的としている。

「課題を解決するための手段」この発明は、イメージデータをプリンタマーキングエン
ジンへ転送する制御を行うプリンタ制御システムにおい
て、前記プリンタ制御システムの各部を制御する主処理
部と、外部装置から印刷データを受け取るインタフェー
ス手段と、前記主処理部と前記インタフェース手段との
間を接続するメインバスと、第１の形式で印刷すべきイ
メージを表すデータを記憶する第１のデータ記憶手段と
、前記プリンタマーキングエンジンへ転送するのに適し
た第２の形式で印刷すべきイメージを表すデータを記憶
する第２のデータ記憶手段と、前記第１の記憶手段から
前記第２の記憶手段へデータの転送を、該データが前記
第１の形式から前記第２の形式に変換される間、制御す
るデータブロック移動手段と、前記メインバスから切り
離され、前記第１のデータ記憶手段、前記第２のデータ
記憶手段および前記データブロック移動手段を相互に接
続するセカンドバスと、前記メインバスと前記セカンド
バスとの間を接続し、これらバス間におけるデータの転
送を許可する信号転送手段とを具備することを特徴とす
る。

また、前記データブロック移動手段は連続するコントロ
ールワードの各グループを受け取るための動作を行う。

コントロールワードの各グループは前記第１のデータ記
憶手段から前記第２のデータ記憶手段あるいは前記プリ
ントマーキングエンジンへイメージデータの各ブロック
の転送制御を行う。

「作用　」上記槽底によれば、プリンタマーキングエンジンへの印
刷データの転送がブロックセカンドバスを介してデータ
ブロック移動手段により行なわれる。

したがって、基本的なシステムの速度の向上またはシス
テムバスのサイズの拡張を行うことなく、プリンタの処
理能力が向上する。

「実施例」以下、この発明の一実施例によるプリンタ制御システム
について説明する。

テキストのページの印刷には以下に示す基本的な操作が
含まれている。

１）印刷データをホストンステム、すなわちワードプロ
セッサとして機能するコンピュータから受け取る。そし
て、この印刷データはバッファメモリに保持される。

２）プリンタコマンドコードとデータは処理される。す
なわち、解読される。そして、各印刷目的、ずなわちグ
ラフィックイ・メージのキャラクタあるいは基本領域（
ｅｌｅｍｅｎｔａｌ　ａｒｅａ）に対してオブジェクト
（目的）コードが用意される。

３）上記オブジェクトコードは、印刷するためのイメー
ジを表すためにイメージメモリ内で自動的に組み立てら
れる。

４）イメージデータはマーキングエンジンもしくはプリ
ントエンジン（以下マーギンゲニンジンという）へ供給
される。

上記ｌ）〜４）の仕事を同時に遂行するためにプリンタ
を槽底することにより、製造コストの節約およびプリン
タの処理速度を向」ニさせることができる。

一般的に、１）と２）の仕事は、ハードウェアの補助の
制御下において３）と４）の仕事が遂行されている間、
主処理部を構成するｃｐｓ（中央処理装置）の制御下の
もとで実行される。もし、独立した能力を有するハード
ウェア補助を使用すれば、プリンタの総合的な性能は、
各部分の処置能力によって制限されているのではなく、
システムバスあるいは特別なメモリにアクセスするため
の固有な制限によるものである。例えば、主処理部か入
力データを処理する時に、ハードウェア補助装置は順次
システムバスに対してアクセスできるまでは処理ができ
ない。

この発明の新規なものの−っによれば、改良されたハー
ドウェア補助装置は、ここで言うブロックムーバ（ｂｌ
ｏｃｋ　ｍｏｖｅｒ）に属し、そして少なくとも１つの
イメージメモリが各種バスから物理的に切り離されたセ
カンドバス（以下ブロックムーババスという）に接続さ
れている。プリンタ出力装置は既にこのブロックムーバ
バスに接続されている。このような装置（ａｒｒａＢｅ
ｎ＋ｅｎｔ）と共に、この装置の主処理部は、ブロック
ムーバとこのブロックムーバの各補助装置が同時に３）
と４）の仕事を実行している間、ｌ）ど２）の仕事の実
行を制御する。

このブロックムーババスを用意することで、プリンタに
対して基本システムの速度をしげることなく、あるい（
Ｊシステムバスのサイズを拡張することなく、処理速度
を約２倍にすることが可能になる。このように、より高
速な処理をザボートできるマーキングエンジンがザボー
トされている。

さらに、与えられた仕事に対してこのシステムは低い周
波数のクロックで動作することができ、より確実な動作
が得られる。またさらに、このシステムの総合的な＝１
ス）・は各構成要素の動作速度を向上させる必要がない
ので、低く押さえることができる。

第１図はこの実施例によるプリンタ制御ンステ１１１を
備えたプリンタの構成を示すブロツク図である。この図
において、２（まホストＩ　／　Ｏ（Ｔｌｏｓｔｌｌｏ
　Ｂｏａｒｄ）基板である。このホス１−Ｉｌｏｙ、仮
２には３個の標準的なＲＳ　２３２　Ｃソリアルインタ
フェース３，４．５がそれぞれ設けられている。各Ｒ９
２３２Ｃインタフエース３．４．５はノくス６を介して
デュアルボートラノ（Ｄｕａｌ　Ｐｏｒｔ　ＳＲＡＭ）
　７と、Ｉ１０ファームウェア（１１０Ｆｉｒｍｗａｒ
ｅ）　８と、この１．１０ファートウエア８に記憶され
たブログラノ、によって各種制御を行う小型のＣＰＵ（
中央処理装置）９とが接続されている。１０はベース基
板（Ｂａｓｅ　Ｂｏａｒｄ）であり、メインバス１１を
含む図示のような構成になっている。すなわち、ＣＰ　
ｔＪ　（例えばモ１−ローラ社の６８０１０）＋２と、
ＯＳラスクフォント７７−ムラエア（Ｏ３／Ｒａ５ｔｅ
ｒ　Ｆｏｎｔ　Ｆｉｒ＋ｖｗａｒｅ）　ｌ　３と、ンス
テノ−・メモリ（Ｓｙｓｔｅｍ　Ｍｅｍｏｒｙ）１４と
、タイマ（Ｔｉｍｅｒ）　ｌ　５と、割り込みコン１〜
ローラ（Ｉｎｔｅｒｒｒｕｐｔ　Ｃｏｎｔｒｏｌｌｅｒ
）　ｌ　６と、プリンタ定数メモリ（Ｉ’ｒｉｎｔｅｒ
　Ｐａｒａｍｅｔｅｒ　Ｍｅｍｏｒｙ）　１７とを有し
て構成されている。

に記メインバス１１には、その他、アウトラインフォン
トファームウェアパッケージ（Ｏｕｔｌｉｎｅ　Ｐｏｎ
ｔ　Ｆｉｒｍｗａｒｅ）　１　ｇか接続されており、さ
らにまた拡張用のスロワ）・１９も接続されている。

２０！よブロックムーババスである。このプロ・ツクム
ーババス２０に（ブロックへ−バ２ラスクツオントメモ
リ（Ｒａｓｔｅｒ　Ｆｏｎｔ　Ｍｅｎｉｏｒｙ）　２２
、ラスタイメージメモリ（１？ａｓｔｅｒ　１ｍａｇｉ
Ｂ　Ｍｅｍｏｒｙ）２３、フォントカートリッジ（Ｆｏ
ｎｔ、　Ｃａｒｔｒｄｇｅ）　２４がそれぞ；ｉ１接続
されている。この場合、フォントカートリッジ２４は少
むくとも一つ以ｌ；設けられている。ブロックムーババ
ス２０には、さらにラスタ出力Ｆ　Ｉ　Ｐ　Ｏ（Ｒａｓ
ｈｅｒ　０ｕｔｐｕｔ　ＦＩＦＯ）メモリ２５が接続さ
れている。このラスタ出力ＦＩＦＯメモリ２５と、この
メモリ２５に接続されるンリアライザ（Ｓｅｒｉａｌｉ
ｚｅｒｒ、並列／直列変換間）２６を介して印刷データ
がマーキングエンジン２７に供給される。

」二連したメインバス１１とブ［トソクムーババス２０
は、デュアルバスアーピタリフレッンヤ（Ｄｕａｌ　Ｂ
ｕｓ　Ａｒｂｉｔｅｒ　Ｒｅｆｒｅｓｈｅｒ）２８によ
り結合されており、このデコアルバスアーピタリフレソ
ンヤ２８（よりＲＡＭ（ダイナミックラム）リフレッツ
ク制御部（ＤＲＡＭ　Ｒｅｒｒｅｓｈ　Ｃｏｎｔｒｏ＋
）　２９と、ラスタバスアーピ゛り（Ｒａｓｔｅｒ　Ｂ
ｕｓ　Ａｒｂｉｔｅｒ）　３０と、メインバスアービタ
（Ｍａｉｎ　Ｂｕｓ　Ａｒｂｉｔｅｒ）　３１と、リフ
レッシュ制御部３２および内部バスメモリタイミングｊ
ｌ＋＋］御部（Ｉｎｔｅｒ−Ｂｕｓ／Ｍｅｍｏｒｙ　Ｔ
ｉｍｉｎｇ　Ｃｏｎｔｒｏｌ）３３とを有して構成され
ている。これら各部２９〜３３は、各バス１１．２０が
セットされた信号の一つを一度に伝えることと、データ
がバス１１．２０の間をパストランシーバ（Ｂｕｓ　Ｔ
ｒａｎｓｃｅｉｖｅｒ）　３４を介して転送されている
ときに衝突しないようにするための特別な制御機能を行
う。この場合、各部２９〜３３は周知の技術に上り構成
されており、また周知のごとく動作する。

一方、ブロックムーババス２０にラスクイメージ拡張メ
モリ（Ｒａｓｔｅｒ　Ｉｍａｇｉｎｇ　Ｅｘｐ、）Ａｅ
ｍｏｒｙ）　３５をイ１加的に接続しても良いし、ＢＰ
Ｉ００Ａ３６を介してローカルメモリ（Ｌｏｃａｌ　Ｍ
ｅｍｏｒｙ）　３７を接続するようにしても良い。ここ
て、ＢＰ１００Ａ３６は、ベクトルフォーマット命令を
イメージ情報に変換するものである。また、図示のアウ
トライシフ１ントメモリ（Ｏｕｔ　ｌ　ｉｎｅ　Ｆｏｎ
ｔ　Ｍｅｍｏｒｙ）　３８を加えて後述４−る各部とア
ウトラインフォントファームウェア１８はアウトライン
基板（Ｏｕｔｌｉｎｅ　Ｂｏａｒｄ）３９上に設げられ
ている。

」１記ＢＰ１００Ａ３６は、より高いレベルでの命令に
より幅広い絵の対象を創造するものである。

このプリンタ制御システムｌでは、ＢＰ１００Ａ３６は
大きさと形状が指定されたキャラクタの発生に使用され
る。アウトラインフォントメモリ３８には絵文字を創造
するための、文字の大きさ、フォントサイズ、縦横比な
どの基本的な情報が記憶されている。

さて、実際的な印刷動作と用紙送りは、操作パネル（Ｏ
ｐｅｒａｔｅｒ　Ｐａｎｅｌ）　４０に含まれている適
当な各構成要素によって制御される。この操作パネル４
０と・外部用紙送り部（Ｅｘｔｅｒｎａｌ　Ｐａｐｅｒ
　Ｆｅｅｄｅｒ）４１と、マーキングエンジン２７とは
インタフェースを介してメインバス１１に接続されてい
る。

すなわち、操作パネル４０は操作パネルインタフェース
（Ｏｐｅｒａｔｅｒ　Ｐａｎｅｌ　Ｉｎｔｅｒｆａｃｅ
）　４２を介してメインバス１１に接続され、外部用紙
送り部４１は用紙送りインクフェース（Ｐａｐｅｒ　Ｆ
ｅｅｄｅｒＩｎｔｅｒｒａｃｅ）　４３を介してメイン
バス１１に接続されている。また、マーキングエンジン
２７はエンジンインタフェース（Ｅｎｇｉｎｅ　Ｉｎｔ
ｅｒｆａｃｅ）　４４を介してメインバス１１に接続さ
れている。なお、上述したようにマーキングエンジン２
１にはシリアライザ２６を介して印刷データが供給され
るようになっている。また、各部間における信号の変換
の制御と、各バス＋１，２０の各々の制御は周知の技術
により行なイっれるようになっている。

この発明の一つの主とする新規な特徴によれば、分離さ
れたブロックムーババス２０がラスク出力ＦＩＦＯメモ
リ２５、ブロックムーバ２ラスクツオントメモリ２２、
ラスクイメージメモリ２３および各フォントカートリッ
ジ２４を相互に連結することにある。なお、フォントカ
ートリッジ２４としては、通常使用される絵文字イメー
ジで、アルファベットに限られない様々な種類のグラフ
ィックイメージが書き込まれたＲＯＭが設けられている
。これらの構成により、マーキングエンジン２７に使用
するための適合した形式にデータが処理される。そして
、マーキングエンジン２７への印刷データの転送はブロ
ックムーババス２０を介してブロックムーバ２１により
行なわれる。この結果、新たな印刷データおよびコマン
ドを受け取るため、データを処理するため、コンマント
を解読するため、また他の各部をメインバス１１に接続
させる制御を行うためにメインバスＩＩがＣＰＵ１２に
対して自由になっている。

このようにして、データが表現された後、例えば印刷す
るための一連のテキスト（ａ　ｓｔｒｉｎｇ　ｏｆｔｅ
ｘｔ）がバストランシーバ３４を介して例えばシステム
メモリ１４から例えばラスタフ埼ントメモリ２２へ転送
される。

ブロックムーバ２１は、例えばラスクイメージメモリ２
３がマーキングエンジン２７への転送を行うために必要
とされるような形でラスクイノーノンメモリ２３内の情
報を置き換える機能を引き継ぐ。

マーキングエンジン２７は、幾つかの印刷装置の型式を
識別する。すなわち、−度に１ライン分のトノ］・を印
刷用紙」二に印刷するように作られたレーザプリンタや
、印刷用紙の搬送方向にヌ］シて水平方向にスギャンを
行いなから複数ライン分のトノ）・を印刷するソリッド
インクプリンタなどのプリンタ型式を識別する。

ブロックムーバ２１は、ブロック制御ワードの一部の制
御−トにて、選択されたメモリ間でデータの各ブロック
の移動を行う。ブＩ′７ソク制御ワードはフロックムー
バ２１内にストアされている。もし、幾つかのデータの
ブ［ノックか利用できるものであれば、各ブロックのた
めのブロック制御ワトには情報が含まれており、その情
報は、このシステムのメモリの−っの内で各データブロ
ックが処理されることが有効である間、ブ［１ツクムー
バ２１が各ブ〔７ツクのクループを次りに処理４゛るこ
とを示している連鎖ビットとじてのシングルディジグネ
イトビソト（ａ　ｓｉｎｇｌｅ　ｃｆｓｉｇｎａｔｅｄ
　ｂｉｔ）の形式になっている。この連鎖ヒントは、次
に移動されるデータブロックがオブジェクト：１−ト形
式に変換されているｌｆ夷に１１についてＣＰ［１１２
により以前の各ブ〔７ツク制御”ノートのクループに取
り入れられろ。

むしろこれらの操作は、ブＬ：Ｊツタムーババス２０に
接続されたメモリ内に含まれる各ブ１Ｊツタに乱づいて
実行される。そのため、メインバス１１は他の情報を転
送セるために残されろ。しか１．なから、ブロックムー
バ２１（よメインバスＩＩに接続されている各メモリ内
に含まれている各情報ブロックに基づいて処理−４゛ろ
ことちできる。

構造的にブ〔１ツクムーバ２Ｉは、ｌ紹みのレジスタと
、カウンタおよびゲートとから構成されており、これら
は連続ずろデータの各ブ〔ノックを自動的に事実−に、
アクセスずろことかできる機能を有し、また、適当な他
の処理をさＵ゛るように構成されている。この♀、！１
果と（７て、マーキング」−、ノック２７へ印刷データ
が転送されろ。

以Ｆ１上述した内容をより詳細に説明する。

ブロックムーバ２１には４つのレジスタが設けられてい
る。これら４つのレジスタをそれぞれソースアドレスレ
ジスタ（Ｓ　Ａ　Ｒ：５ｏｕｃｃ、ｃ　Ａｄｄｒｏｓｓ
　Ｒｅｇｉｓｔｃｒ）、ディスティネーションアドレス
レジスタ（ＤＡＲ：Ｄｅｓｔｉｎａいｏｎ　Ａｄｒｅｓ
ｓ　Ｒｏｇｉｓｔｅｒ）、オブジェクトコードレジスタ
（ＯＣＲ：０ｂｊｃｃｔ　ＣｏｄｅｌｔＣｇｉｓｔｒｅ
）、お、Ｌび、ビデオアドレスレジスタ（ＶＡｎ　：Ｖ
ｉｄｅｏ　Ａｃ１ｒｅｓｓ　Ｒｅｇｉｓｔｅｒ）と名イ
・］（Ｊている。各レジスタの各々は、２３ビット長さ
で構成されている。ブロックムーバ２１は構造上１６ビ
ソ）・のレジスタで構成されている。そして、事実、」
二連した各レジスタは、二つのレジスタで構成された機
能レジスタになっている。各１６ビツト構造レジスタ内
に含まれたデータは、ブロック制御ワードとして扱われ
る。この場合、理解しやすいように各構造レジスタを“
ＢＣＷ”として扱い、また、各機能レジスタは゛レジス
タ”と呼ぶ。

ＳＡＲは、該当＋３−るメモリのアトＬ、スをストアし
ており、そのアドレスからデータが移される。

一方、ＤＡＲは該当するメモリのアドレスをストアして
おり、そのアドレスにデータか移さ利る。

ＯＣＲは、ブロックムーバ２１のＢＣＷの値ヲ読み取る
ための各制御ワードが含まれているメモリのアドレスを
ストアしている。また、Ｖ　Ａ　Ｒはマーキングエンジ
ン２７へ読み出すデータが含まれたメモリのアドレスを
ストアしている。

これらの原理を与えた回路を第１図に示す。

Ｓ　Ａ　Ｒの内容によりアドレス指定されるメモリはフ
ォントメモリである。このフォントメモリは、Ｉｔ　Ｏ
Ｍからなるフ１−ン）・カートリヅ：、５およびＤＲＡ
ＭまノこはＳ　ＲＡ　Ｍの一部であるとともに、ダウン
ロードフォントあるいは会社の〔１ゴ（Ｉｏｇｏ）等の
ようなソースデータのス）・ア（記憶）が割り当てられ
たイメージメモリあるいはシステムメモリ１４を含んで
いる。システムメモリ１４くよ、ンステムソフ）・ウェ
アが非イメージあるいけイメージ形式のデータをシステ
ムメモリ１４の一部からその池へ移すための一般的な適
用のために使用される。

非イメージ形式データに関する例では、ダウンロードデ
ッドブリンタエミコレーンコンコ−１’　（Ｄｏｗｎ−
１，ｏａｄｅｄ　Ｐｒ１ｎｔｅｒ　ＥｍｕｌａＬｉｏｎ
　Ｃｏｄｅｓ）のシステムメモリ１４のバッファメモリ
部分から同メモリ１４内の最終固定ロケーション（場所
）への移動を含む。イメージ単位のデータの場合は、ラ
スタライズされたグラフィックイメージが一度だけの使
用するものであれば、システムメモリ１４のバッファメ
モリ部分からラスクイメージメモリ２３の最終ロケーシ
ョンへ移される。あるいは、もし、そのグラフィックイ
メージが、ダウンローデソトロゴのような何度も使用す
るものであれば、システムメモリ１４のバッファメモリ
部分からラスクイメージメモリ２３の一時的な（ｔｅｍ
ｐｏｒａｒｙ）ロケーションへ移される。

ＤＡＲによってアドレス指定されるメモリは読み書きが
できるようにＤＲＡＭまたはＳＲＡＭが使用されている
。このメモリはラスクイメージメモリ２３のようなイメ
ージメモリであり、最終のイメージを組み立てるために
与えられている。この最終のイメージはマーキングエン
ジン２７あるいはシステムメモリ１４に供給される。デ
イステネーションメモリとしてシステムメモリ１４を使
用することは、上述した通りである。

ＯＣＲによってアドレス指定されるメモリは、システム
メモリ１４、イメージメモリまたはフォントメモリであ
る。システムメモリ１４にオブジェクトコードをストア
する場合、このプリンタ制御システムｌのＣＰＵ１２は
入力データを処理してオブジェクトコードを生成する。

これらオブジＪ。

クトコートはシステムメモリ１４の各部分内に接近させ
てストアされる。ＣＰＵ１２はブロックムーバ２１のＯ
ＣＲにアクセスさせるために次のオブジェクトコードの
アドレスをロードする。

ＶＡＲによってアドレス指定されるメモリは、現時点の
イメージデータ（Ｃｕｒｒｅｎｔ　Ｉｍａｇｅ　Ｄａｔ
ａ）をストアする。このイメージデータはマーキングエ
ンジン２７へ読み出される。第１図に示す回路において
は、ＶＡＲにストアされるアドレスは、イメージメモリ
内の各ロケーションを識別する。特にラスタイメージメ
モリ２３内のロケー７ョンを識別する。

オブジェクトコードアドレスレジスタ（ＯＣＲ）は、ブ
ロックムーバ２１が動作するためのオブジェクトコード
を含んでいるメモリの一部分のアドレ３スを含む。このオブジェクトコードアドレスは、オブジ
ェクトコードワードがアクセスされる毎に１加算される
。

ここで、第２図はブロックムーバレジスタ（またはＢＣ
Ｗ）の物理的構成を示す図である。各々はブロックムー
ブ制御ワードに対応している。他方、ＢＣＷの一つまた
はそれ以上の各種部分は“レジスタ”を意味している。

これらは機能的なレジスタであり、これらの機能は各々
の名称によって示されている。以下、各物理的なレジス
タは“ＢＣＷ”と呼称され、また、各機能的なレジスタ
は、文字が示しているその機能と最後についている“Ｒ
１こよって呼称されるものとする。

ＢＣＷＯＯ−０５は、印刷目的を示しているオブジェク
トコードを含む。一つの印刷目的とは印刷するための一
つのイメージ単位である。例えば、文字と記号や、ある
いは絵文字イメージの一つの長方形状の領域のことであ
る。ＢＣＷＯＯ−０５内のオブジェクトコードには、ブ
ロック移゛動動作に必要な情報が含まれている。

以下、さらに詳細に説明する。

ブロックムーバ２１は、フォントカートリッジ２４また
は他のソースメモリからラスクイメージメモリ２３また
は他のディステネーションメモリへのイメージデータの
移動、また、ラスクイメージメモリ２３または他のメモ
リからマーキングエンジン２７への印刷データの移動の
制御を行う。

この特有な過程においては、データであると確認された
各イメージユニットは、ホストＩ１０基板２を介して接
続されたコンピュータ（外部装置）からシステムメモリ
１４へ供給される。この供給はＣＰｔＪ１２の制御下に
おいて行なわれ、オブジェクトコードを生成するために
処理される。生成されたオブジェクトコードはブロック
ムーバ２１の各レジスタにストアされる。この処理の後
、ブロックムーバ２１はデータの移動動作を行う。

例えば、もし印刷キャラクタ（Ｐｒｉｎｔ　Ｃｈａｒａ
ｃｔｅｒ）を印刷させる場合、ブロックムーバ２１は、
フォントカートリッジ２４にストアされたフォントイメ
ージを読み出し、それをディステネーションロケーンヨ
ン、例えばラスクイメージメモリ２３へ移す。

ブロックムーバ２１は、他の動作として、ラスクイメー
ジメモリ２３からマーキングエンジン２７への各プリン
トヘッドスキャンの対する印刷データを移動ざぜる動作
を行う。この印刷データの形式はマーキングエンジン２
７の特質による。そして、とりわけ、ドツト列の数を各
プリントヘッドスキャンが行なわれている間、印刷され
る。例によって、この数は１列と１６列の間である。そ
して、印刷データは直列形式でマーキングエンジン２７
へ供給される。

ブロックムーバ２１の基本的な機能は、方形状のイメー
ジ領域（Ｒｅｃｔａｎｇｕｌａｒ　Ｉｍａｇｅ　Ｒｅｇ
ｉｏｎ）を自動的に、例えばフォントカートリッジ２４
のソースデ−ンヨン（Ｓｏｕｒｃｅ　Ｌｏｃａｔｉｏｎ
）あるいは、例えばフォントカートリッジ２４のアドレ
スから、例えばラスクイメージメモリ２３のディステネ
ーンヨンロケーション（Ｄｅｓｔｉｎａｔｉｏｎ　Ｌｏ
ｃａｔｉｏｎ）に移す点にある。ブロックムーバ２１は
、各オブジェクトコードを任意に連鎖させながら各アト
１ノス付ジされたロケーションから該各オブジェクトコ
ードを取り出４′機能を子了している。これ（Ｊ実質的
に割り込みが口出になっている。例えば、印刷する全て
のページに対して自動的にイメージを取り出ず。ブロッ
クムーバ２１は、実質的にＣＰＵ１２が関与することな
く、マーキングエンジン２７に対してビデオラスクイメ
ージを出力する。

ブロックムーバ２１は、ＢＣＷの幾つか、あるいは１９
個の全てへ制御データをロードする。ｎＣＷの多くは単
なるカウンタで、残りのものは真のレジスタである。各
カウンタは真のレジスタが再書き込みを行うまでの間の
各動作の後に、新ノコな値のセットアツプあるい（コセ
ソ１〜ダウン、あるいはカウントを行う。

ＢＣＷの幾つは、幾つかの機能的レジスタを含んでおり
、これら１よブロックムーバ２１がセットアツプするの
に必要なバス動作の総数を減らずための相対的に広い機
能を有している。

ＢＣＷＯＯ−０５は、１つの印刷目的に対するデータを
含んでいる。ＢＣＷＯ６と０７はともにオブジェクトコ
ードを含んでいるメモリ内の最初のグループのロケーシ
ョンのアドレスを含んでいるオブジェクトコードアドレ
スレジスタ（ＯＣＲＯｂｊｅｃｔ　Ｃｏｄｅ　Ａｄｄｒ
ｅｓｓ　Ｒｅｇｉｓｔｅｒ）を構成する。オブジェクト
コードを含むメモリはシステムメモリ１４である。

演算ザイクルにおいて、ＢＣＷＯ６，０７に含まれるア
ドレスによりＢＣＷＯＯ−０５にロードされる目的コー
ドをストアするメモリの番地（メモリ場所）が決まる。

特別の条件下ではこれらのレジスタにＣＰＵ１．２から
直接ロードすることができる。

ＢＣＷＯＯ−０５にロードされているビットが重要であ
ることは第２図に明らかに示されている通りである。Ｂ
ＣＷＯ４にロードされている連鎖ビット（ｃｈａｎｉｎ
ｇｂｉｔ、　ｂｉｔ８）が例えば「１］にセットされる
と、０ＣＲ（ＢＣＷＯ６，０７）のワード（ｗｏｒｄ）
は「１」だけ増やされる。この結果、次のブロックがオ
ブジェクトコードメモリからＢＣＷＯｏ−０５へ移され
る。このようにＣＰＵＩ２の制御下で印刷目的の１つ１
つに対して連鎖ピットがセットされる。

ＢＣＷ　　００このロジックコード（Ｌｏｇｉｃ　Ｃｏｄｅ）はソース
データと最終的なイメージデータ間でｌビットづつ（ｂ
ｉｔ−ｂｙ−ｂｉｔ）行なわれる論理演算を確認する。

ここで言う論理演算には以下の演算が含まれる。目的番
地へソースデータを書き込む、最終（ディステネーショ
ン）データを読む、目的番地へディステネーションデー
タを再度書き込む（このことでデータは変わらない）、
論理ＯＲ，Ａ、ＮＤ、Ｘ０Ｒ（排他的ＯＲ）、Ｘ　Ｎ　
ＯＩ′Ｌ（排他的ＮＯＲ）Ｍ算。これらの演算はソース
データとディステネーノヨンデータの間で実行される。

ソースデータとは関係なく、ディステネーンヨンヮート
へ論理［−１」またはｒＯＪを書き込む。

レフトマスクとライトマスクはディステネーンヨンメモ
リ中のヒツト位置を確認する。このビット位置のビット
は変更されることなく保持される。

各々のマスクは最大１６ビツト位置まで延長することが
でき、ディステネーンヨンイメージ領域、つまりボック
ス（Ｂｏｘ）の境界からスタートする。

シフトコードはソースイメージデータがディステネーソ
ヨンイメージメモリに移される時、ソースデータをどの
程度窓ヘシフトするかを決定するコードである。ソース
データが規定の分だけ右ヘシフトされる時、ソースデー
タの左側にできる空のビットは自動的に論理「０」に変
えられる。

ＢＣＷ　　０１ｒメージ幅レジスタ（Ｉ　ＷＲ）の４つの最も重要性の
低いビットのイメージ幅の部分（断片）を明記する。こ
の部分は１データワードより短く、以下に述べる通りで
ある。

イメージ高さレジスタ（ＩＨＲ）は、ソースデータイメ
ージボックス、つまり移動させる矩形データの高さをマ
スクの形、つまりイメージボックスを作るために必要な
プリントヘゾドスキャニングパス（Ｐｒｉｎｔ　Ｓｃａ
ｎｎｉｎｇ　ｌ’ａｓｓ）の数によってスタートする。

例えば、マーキングエンジン付きの印刷１データが一時に１列のドツト（点）を印刷し、しかもそ
のヘッドが一つのノズルした有していないとし、マーキ
ングエンジン２７の垂直方向の分解能が３００ドツト／
インチ（ＤＰＩ）だとすると、この時、１ワード１２ビ
ツト長のＩＩ−ＩＲは長さ１３６４インチの１ページを
カバーするだけの最大イメージ高さを明記することがで
きる。

ＩＨＲはイメージを移動する操作をする毎にロードされ
なければならない。

ＢＣＷ　　０２．０３ＩＷＲの９つの最も重要なビットはデータワードの数に
よって移動させる矩形イメージの幅を明記する。そのデ
ータワードの各々は文字やグラフィックイメージユニッ
トエリアを表現する１６ビツトから戊り立っている。最
小の境界（Ｂｏｕｎｄｉｎｇ）ボックスが次のワードま
で移動なら、ブロックムーバ２１はＩＨＲ３−０の内容
からディステネーションメモリに対して特別の“読み一
変更一書き込み”演算を実行するかどうかを決定する。

最小境界ボックスはイメージデータに境界を引く最も小
さな矩形である。通常、絵文字データはフォントメモリ
にストアされ、最小境界ボックスは一瞬に左へ移され、
右の残りの部分は予め「０」にセットされる。

３００ＤＰ　Ｔの垂直方向の分解能（解像度）を持つマ
ーキングエンジン２７のために一回に移動できる矩形イ
メージの最大幅は５１２ワードつまり２７．３インチで
ある。

ソースアドレスレジスタ（ＳＡＲ）はソースメモリにあ
るソース矩形イメージの左上コーナのアドレスを受け取
り、これをストアする。このソースメモリはフォントカ
ートリッジ２４であったり、他のシステム中のメモリで
あったりする。ソースイメージは常にワード′が並んだ
ものであるソースイメージをディステネーションメモリ
上の任意のビットの並んだ位置に置くことはディステネ
ーションアドレスレジスタ（ＤＡＲ，以下に説明する）
とシフトコードを正しく設定することでなされる。

ＳＡＲの内容は各々のブロック移動操作によって変更さ
れる。したがって、ＳＡＲはブロック移動操作が実行さ
れる度に再びロードされなければならない。ＳＡＲはＢ
ＣＷＯ２，０３をアクセスすることで読み込み、書き込
みができる。

ＢＣＷ　　０４，０５：ＢＣＷＯ４のビット８は、連鎖的操作がブロックムーバ
２１によって実行されるかどうかを示す連鎖ビットであ
る。もしこのビットがある選択値、例えば「１」だとす
ると（これは次の事を示す）、次のオブジェクトコード
は次の（近接した）オブジェクトコードメモリアドレス
ロケーションから得られる、このアドレスロケーション
は前回（最後に）ＢＣＷＯ５の内容が得られたオブジェ
クトコードメモリに入っているアドレスに「１」を加え
たものである。連鎖ビットはＢＣＷＯ４にアクセスして
も読むことはできない。

ＢＣＷＯ４のビットＦは、シリンダアドレッシングがイ
メージをディスパッチ（発送）するために使われるかど
うかを示すためにセットされる。デイステネーションア
ドレスレジスタ（ＤＡＲ）は、ソース矩形イメージの左
上のコーナがあるワードボンダリディステネーションア
ドレス（ｌｌｏｒｄ　Ｂｏｕｎｄａｒｙ　Ｄｅｓｔｉｎ
ａｔｉｏｎ　Ａｄｄｒｅｓｓ）をス）・アする。ぞして
、このディステネーンヨンメモリはラスタイメージメモ
リ２３だったり、または他の任意のディステネーシ□ン
だったりする。ビットボンダリアライメントはＢＣＷＯ
Ｏの中のンフトコードにより決定される。ＤＡＲの内容
はブロック移動動作に」；−〕て変更される。それ故に
、このレジスタはブロック移動動作が実行される度に再
びロードされな＋Ｊればならない。ブロックムーバ２１
はＢＣＷＯ５に書き込むことでブロック移動オブジェク
トコートのローディングが終了したと見なす。

ＢＣＷＯＯ−０５にストアされているオブジェクトコー
ドは少量のデータにより選げれ、構成される。それによ
って各々のブロック移動動作のために必要なオブジェク
トコードをストアするのに必要なメモリを少なくするこ
とができる。

ＢＣＷ　　　０６　　０７これらのＢＣＷは前で簡単に述べたが、これらＢＣＷか
次に読まれるオブジェクトコート゛のグループの１番目
のアドレスがストアされるオブジェクトコードアドレス
レジスタ（ＯＣＲ）を構成する。

そして、読まれたオブジェク１−二】−ドヮードくよｎ
ＣＷＯＯ−０５に書き込まれる。

ＢＣＷ　０８このＢ　ＣＷはソースメモリアドレノソングモードビッ
ト（ＳＸＴ、、）を持っており、さらにソースメモリ幅
１ノジスタ（ＳＷｒ？、）を構成する（ｓｗＲになる）
ピッｌ−Ｓ　Ｘ　１．、の値によってソースメモリが番
（１けされる時にＸ／Ｙコーディネイトアドレッンング
モ−１・によるか、リニアアドレノソングモードによる
かが決まる。Ｘ　／　Ｙ　：ｌ−ディネイトアトレッノ
ングモードか採用される場合、ソースイメージメモリの
幅を表す数値！；］：　Ｓ　Ｗ　ｌえにストアされる。

一方、リニアアドレノソングモードが採用された場合に
は、Ｓ　Ｗ　Ｒの内容は色味が無く！よる。

もしＳ　Ｗ　１１の内容がすへて「０」の場合ｔ４ＳＸ
／Ｙコーデイネイトアドレノノングが有効どなり、ブロ
ック移動動作が実行されるために同じソースアドレスか
ら繰り返しデータを取りに行く。

ＢＣＷ　　　０９このＢＣＷｉ１ディステネーンヨンメモリアドレッソン
グモードビノト（Ｄ　Ｘ　Ｉ、）をもっており、さらに
ディステネーンヨンメモリ幅レジスタ（ＤＷＲ）を構成
する（またはＤＷＲになる）。ピノｌ−Ｄ　Ｘ　Ｌの値
によってディステネーションメモリアドレソンングモー
ドが決まる。これは前に述べたＢＣＷ０８と同様である
。ＤＷＲはディステネーンヨンメモリの幅を表すデータ
（数値）をストアする。この値は通常マーキングエンジ
ン２１よって印刷される用紙の幅と同じである。この場
合、もっと狭い幅の値がセットされる場合もある。例え
ば印刷されるページに十分な余白がある場合。

ＢＣＷＯ８，０９の内容はブロック移動動作が実行され
ても変わらない。直接そこへ書き込むことによってのみ
内容を変えることができる。

ＢＣＷ　　０Ａ−ＯＦこれらＢＣＷの内容はビデオ出力過程を４−る。

度の１本のスキャンラインを書かせるンーケンスの中で
、このビデオ出力過程によってイメージデータがマーキ
ングエンジン２７へ移される。こ６の発明に従い、ンステムの中でブロックムーバ２１はセ
パレイトブロック移動バスの連携によりマーキングエン
ジン２７とハイレヘルの相互作用とＣＰＵ１．２を他の
仕事（Ｔａｓｋ）から解放することを可能にした。印刷
するためにホストノステムに必ず要求しなければならな
いのは、ページレベルセットアツプの制御たけである。

ＢＣＷ　　ＯＡ　　ＯＢこれらＢＯＷはその時のページイメージの左上の番地を
ストアするビデオアドレスレジスタ（ＶＡＲ）を構成す
る。例えば、この番地はラスタイメーノングメモリの中
にあったりする。ラスタライズデータは一度に出力され
る１行の印刷ラインとして出力されたり、Ｖ　Ａ　ｎに
ストアされている番地からスタートするラスタ出力Ｆｒ
　Ｆ　Ｏになる。

各々の印刷されるラインつまりラスクラインのために転
送されるデータワードの数はｒ３ＣＷのＤＷＲの内容に
よって決まる。

ＶＡＲは各ページが印刷される度に再びロートされな＋
ｔ　ｔ＋ばならない。つまり、次のページのデ−タは最
後のビデオアドレス＋１番地から読まれる。ＶＡＲの現
在の（その時々の）内容はＢＣＷＯＢとＢＣＷＩ２から
読むことがてきる。このことを以下に説明する。ビデオ
データ出カモ−１〜におけるイメージメモリのアドレッ
シングの方法は常にリニアである。

ＢＣＷ　　ＱにのＢＣＷは印刷動作かシンプレックス（Ｓｉｍｐｌｅｘ
）かデユープレックス（Ｄｕｐｌｅｘ）かを示す値、つ
まりビデオデータ出力ビット（Ｄ　／　Ｓ　）をもって
いる。さらにこのＢＣＷはトップオブフォームレジスタ
（ＴＰＲ）を構成する。このＴＰＲの内容はイメージデ
ータの転送が再開する前に何本印刷スキャンラインを飛
ばず（Ｓｋｉｐ）するかを示す。この時、用紙の送りは
続行している。垂直同期信号（ＶＳＹＮＣ）を受＋−３
取ってからＴＰＲの内容が読まれる。ＴＦＲは、各ペー
ジの初めにＣＰＵ１２からロードされなれけばならない
ダウンカウンタである。ＴＰＲはスキャンラインレジス
タ（ＳＬＲ）より先にロードされなければならない（Ｓ
ＬＨについてはこれから述べる）。その理由はＴＦＲは
スキャンラインカウンタと同様の働きをするからである
。このＴＦＲはＶＳＹＮＣの後に水平同期信号（Ｈ８Ｙ
ＮＣ）を受け取る毎にそのカウント値が１づつ減る。そ
して、ＴＦＲが「０」になるまで、ＶＩＤＥＯＥＮ信号
はハイ（ｈｉｇｈ）のままに保たれ、ビデオすなわち印
刷データの転送ができない。

ＢＣＷ　　　　ＯＤこのＢＣＷはＳＬＲとともにエンドオブページ（Ｅ　Ｏ
Ｐ　；Ｅｎｄ　ｏｆ　Ｐａｇｅ）ピットとエンドオブト
ップオブフォーム（Ｅ　Ｔ　Ｆ　；Ｅｎｄ　ｏｒＴｏｐ
　ｏｒＦｏｒｍ）ヒツトをもっている。ＥＯＰとＥＴＦ
は同一の条件が存在することを示すフラグを構成する。

ＳＬＲは１ページ印刷するのに必要なライン、つまりラ
スタの数を表すデータをストアする。ＴＦＲのカウント
が「０」になった後、ＶＳＹＮＣが現れる。ＳＬＨの内
容がＴＦＲへ転送されるので、ＴＦＲはこの時、スキャ
ンラインカウンタのような働きをする。そして、ＶＩＤ
ＥＯＥＮ信号がロー（Ｌｏｗ）にセットされ、印刷デー
タのマーキングエンジン９２７への転送が許可される。その後、各印刷スキャニン
グラインのためのデータがマーキングエンジン２７へ転
送される毎にＴＦＲの内容はｌづつ減る。ＴＦＲの内容
が１０」になった時、ＶＩＤＥＯＥＮ信号は再びハイ（
Ｈｉｇｈ）にセットされ、印刷が無効になる。もし、印
刷が有効ならば割り込み信号が発生し、ＢＣＷ１２のス
テータスレジスタにフラグビットがセットされる。この
ことについては以下に述べる。

ＳＬＲの内容はＣＰＵ１２がＢＣＷＯＤにアクセスする
ことによって読むことができる。ＣＰＵ１２はまたＥＯ
Ｐ、ＥＴＦビットも読むことができる。

ＢＣＷ　　ＯＥこのＢＣＷはレフトマージンレジスタ（ＬＭＲＬｅｆｔ
　Ｍａｒｇｉｎ　Ｒｅｇｉｓｔｅｒ）を構成する。この
ＬＭＲの内容は、その時の印刷されているページのため
の最も左のデータのマーキングエンジン２７までの伝達
時間をビデオクロックパルスの数によって示す。

０Ｌ　Ｍ　Ｒの内容は各プリントヘッドスキャンの開始時
にＨ８ＹＮＣパルスに応じてレフトマージンダウンカウ
ンタ（Ｌ　Ｍ　Ｃ；Ｌｅｆｔ　Ｍａｒｇｉｎ　Ｄｏｗｎ
　Ｃｏｕｎｔｅｒ）にロードされる。ＬＭＣはト′デオ
クロック（ＶＣＬ　Ｋ　）によってそのカウント炉が減
らされ、「０」になった時、印刷は無効になる。カウン
ト値がｒＯＪになると、ＤＷＲはアクティブ（動作可能
状態）になり、その内容は次のスキャン幅ダウンカウン
タ（ＳＷＣ）にロードされる。そして、このカウンタは
印刷が実行されている期間にＶＣＬＫによって減らされ
る。

ＬＭＲの内容には、ページザイズとページイメージのレ
フトマージンポジション（位置）が入っている。ブロッ
クムーバ２１はさらにスキャン幅レジスタ（ＳＷＲ）を
構成するＢＣＷが含まれ、このＳＷＲはＢＣＷＯ９のＤ
ＷＲと同じデータがロードされる。このように、このデ
ータはイメージワードの数を決定する。各々のワードは
１６ビツトからなり、マーキングエンジン２７の水平方
向スキャニングムーブメント（Ｈｏｒｉｚｏｎｔａｌ　
Ｓｃａｎｎｉｎｇ　Ｍｏｖｅｍｎｔ）毎に送られる。Ｈ
Ｓ　Ｙ　Ｎ　Ｃを受りとる毎にり、　Ｍ　Ｃのカウント
は少なくなるが、それが１０−１になると、ＶｌｉＤＥ
ＥＮ＋信号が発生し、印刷可能状態になる。Ｓ　Ｗ　Ｒ
の内容ｉＪ：　Ｖ　ＣＬ　Ｋ信号により減少されろ。Ｓ
ＷＣへａ　−１；される。

ＳＷＣのカウントか［−〇」になると、印刷（よ無効の
状態になる。この状態が生した時、ヒデオラスタデータ
の次の列（ｒｏｗ）かソースメモリ（例えばラスクイメ
ージメモリ２３）から読まれ、ラスク出力ＦＩＦＯレジ
スタ２５へ送られる。この操作を制御するために、Ｓ　
Ｗ　Ｃｌ：　Ｓ　Ｗ　Ｒの内容が再びロードされ、次に
データピッ）・の正確な数か同ＩＦ’　ＴＰＯレジスタ
２５へ送られたか罹災にするノこめにＳＷＣのカウント
が１つ減られる。

ＢＣＷ　　ＯＦマーキングエンジン２７に関連した回路機構は印刷され
るページの幅をスキャニングするのに必要な期間中だ（
Ｊ信号Ｖ　Ｃｌ、　Ｋを発生する。

ブロック−バ２１か受け取るＶ　ＣＬ　Ｋパルスの数は
、ＳＷＲ，ＤＷＲ，ＬＭＲの内容に依存し、さらにマー
キノノブエンジン２７の性質に影響されるので、十分て
１１い場合かある。ＢＣＷＯＰは補助のビデオフし１ツ
クレイＩ・レジスタ（Ｖｉｄｅｏ　Ｃｌ。

ｃｋ　ＲａｔのＲｅｇｉｓｔｅｒ）を構成４゛る。この
レジスタの内容は、各々のＩ−Ｉ　Ｓ　Ｙ　Ｎ　Ｃ信号
がきている間に受Ｊ取るＶ　ＣＬ　Ｋパルスの数が不十
分な場合にカレントスキャニングラスク（Ｃｕｒｒｅｎ
ｔ　Ｓｃａｎｎｉｎｇ　Ｒａ５ｔｅｒ）の残りのデータ
を消すのにプリンタの内部クロックが使われる前に必要
な時間がどれぐらいか示す。補助ビデオクロックレイト
レジスタの制御下ての補助クロックの発生ＣまＢ　ＣＷ
　ＯＦのＡ、　Ｕ　Ｘヒントの設定によって訣定される
。補助ビデオフ〔ノックレイトレジスタに設定されろ値
（よ（ビデオクロック／ブロックムーバクロック）の偵
の整数部→１の数に等しくならなければならない。ＢＣ
Ｗ　１．　Ｏ−１２はオペレーションコントロールレジ
スタ（Ｏｐｅｒａｔｉｏｎ　Ｃｏｎｔｒｏｌ　Ｒｅｇｉ
ｓｔｅｒ）を構成し、そのレジスタの内容はブロック１
２−バ２１が理想状態にある時にのみ変更される。

３このＢＣＷはシリンダザイズレジスタ（Ｃｙｌｉｎｄｅ
ｒ　５ｉｚｅ　Ｒｅｇｉｓｔｅｒ）とシリンダメモリア
ドレスレジスタ（Ｃｙｌｉｎｄｅｒ　Ｍｅｍｏｒｙ　Ａ
ｄｄｒｅｓｓ　Ｒｅｇｉｓｔｅｒ）を含む。

シリンダザイズレジスタの内容が全て「０」でない時、
ノリンドリカルメモリアトレッンング（Ｃｙｌｉｎｄｒ
ｉｃａｌ　ｌＡｅｍｏｒｙ　Ａｄｄｒｅｓｓｉｎｇ）は
■効になり、デイステネーションとビデオメモリの両ア
ドレシッングはシリンダメモリの内容に置き換えられた
高位の（Ｉｌｉｇｈ　０ｒｄｅｒ）アドレスビットを使
って実行される。これらのアドレッシングはシリンダメ
モリアドレスレジスタによって示されるアトレスロケー
ソヨンから始まる。この目的からシリンダメモリの読み
は常にシリダメモリザイズの倍数の番地からスタートす
る。シリンダメモリアドレスレジスタはシリンダメモリ
の７つの最も重要なアドレスビットをもっている。

シリンダメモリアドレッンングが実行される時（これは
ＲＣＷＯ４のヒツト値によって示される）、ラスクイメ
ージメモリ２３の一部がシリンダメモリとして使われる
。

割り当てられたラスクイメージメモリ２３が印Ｋ１１ｌ
されるページ全体をカバーするのに必要なメモリ量より
小さい時、比較的小さなイメージメモリを繰り返し使用
しな（つればならない。ラスクイメージメモリ２３もし
くはその選択された一部のシリンダメモリとしての働き
は、ある方法によりメモリもしくはメモリの一部への番
地付け（アドレッシング）を必要とする。その方法とは
あたかもそのメモリがシリンダ状に包まれ、本質的に連
続の無限のメモリフィールド（Ｍｅｍｏｒｙ　Ｆｉｅｌ
ｄ）を作るように機能するような方法である。

この方法はページメモリの一部が等分のメモリ領域（通
常は２分）に分けられ、通常使用されている”バウンド
バッファ（Ｂａｎｄ　Ｂｕｆｌ′ｅｒ）”イメージメモ
リアプローチ（Ｉｍａｇｅ　Ｍｅｍｏｒｙ　Ａｐｐｒｏ
ａｃｈ）と対称的である。ある領域に既に準備されたイ
メージがマーキングエンジン２７へ出力される間に、次
のイメージが第２の（次の）領域にストアされる。発生
されるイメージがメモリ領域の幅より高位（旧ｇｈｅｒ
）の場合、またはイメージが２つの隣接するメモリ領域
に亘ってストアされるような場合、重要な追加の計算期
間が要求され、イメージは２度処理されなければならな
い。このソリンドリカルメモリアドレッンングアプロー
チ（ＣｙｌｉｎｄｒｉｃａｌＭｅｍｏｒｙ　Ａｄｄｒｅ
ｓｓｉｎｇ　八ｐｐｒｏａｃｈ）はそのようなイメージ
分割が起こるようなことを少なくする。シリンドリカル
アドレソソングのために、シリンダメモリアドレスビッ
トタの幾つかの、もしくは全てのアドレスビットはメモ
リアドレスの高位のビットとして使われる。このように
、これらビットは番地付は可能なメモリフィールド内に
おけるシリンダメモリの位置を定義する。この番地付は
可能なメモリフィールドとはイメージ処理のため使用で
きる全てのメモリによって定義される。

典型的な場合、使われるシリンダメモリアドレスビット
はシリンダアドレスの最も高位の（Ｔｌｉｇｈｅｓｔ　
０ｒｄｅｒ）ビット（ＢＣＷＩＯのビット７）から始ま
り、シリンダメモリサイズに上って決まるヒツトの数だ
け右へ移動する。メモリサイズが大きい程ビットの数は
少なくなる。メモリアドレスの残りはディステネーンヨ
ンアドレスレジスタもしくはビデオアドレスレジスタの
相当する低位（ＬｏｗｅｒＯｒｄｅｒ）ビットから得る
。

例によって示すと、シリンダメモリサイズが１２８にビ
ットでメモリアドレスが２１アクテイブ（Ａｃｔｉｖｅ
）ビットからなるならば、５つの高位（Ｉｌｉｇｈｅｒ
　０ｒｄｅｒ）ビットはＢＣＷのビット７−３になり、
残りの低位ビットはＤＡＲＯＩ−１６またはＶＡＲＯｌ
、−１６から得られる。２５６にビットのシリンダメモ
リサイズには、メモリアドレスはＢＣＷＩＯのビット７
−４とＤＡＲＯ１−１７またはＶＡＲＯＩ−１’７より
構成される。

シリンダメモリアドレスが使われる場合には、ＤＡＲと
ＶＡＲは通常さらに高位の（Ｈｉｇｈｅｒ　０ｒｄｅｒ
）ビットへのアドレスキャリ（Ａｄｄｒｅｓｓ　Ｃａｒ
ｒｙ）によって維持される。ＣＰＵ１２はこれらのアド
レスレジスタをセットし、読むことができるので、小さ
なシリンダメモリが周期的に再利用される間のバーチャ
ルメモリ（仮想記憶）アドレッシングを可能にするシリ
ンダディスクンスレジスタ（Ｃｙ　ｌ　ｉ　ｎｄｅｒ　
Ｄｉｓｔａｎｃｅ　Ｒｅｇｉｓｔｅｒ）の内容が１０」
の時、シリンダアドレツンングは無効になる。この場合
、ラスクイメージメモリ２３は“平坦”つまりンリンド
リカル（Ｃｙｌｉｎｄｒｉｃａｌ）でなくなり、メモリ
はＤＡＲとＶＡＲの内容に従い、番地付けされる。

プリントリカルアドレッシングはオブジェクティブコー
ト（Ｏｂｊｅｃｔｉｖｅ　Ｃｏｄｅ）やソースイメージ
”のアクセスは行わない。一方、これらの操作のための
フルワードアドレスフィールド（Ｆｕｌｌ　Ｗｏｒｄ　
Ａｄｄｒｅｓｓ　Ｆｉｅｌｄ）へのアクセスを行う。

シリンダアドレスタに入っている数字はシリンダアドレ
スによってマスク（Ｍａｓｋ）され、間接的にシリンダ
メモリのサイズを示す重要なアドレスビットを示す。シ
リンダデイスタンスレジスタの３つのビットに入る「０
］でない値は７つの異なったシリンダメモリサイズを指
定する。

さらにブロックムーバ２１はＤＡＲの内容とシリンダア
ドレスフィールド内でのＶＡＲの内容とを比較するため
に結合される円も含む。その時のＤＡＲの内容に１を加
えた値がＶＡＲに入る次の値に等しい時、割り込みが発
生ずる。この時、この割り込みは事前に有効とされてい
ることは、ホストシステムに、その時のイメージディス
パッチングプロセス（Ｉｍａｇｅ　Ｄｉｓｐａｔｃｈｉ
ｎｇＴ’ｒｏｃｅｓｓ）がやがてはプリントエンジンへ
出ソジされる前のイメージデータへ新しいデータが進入
する点まで進んだことを知らせる。

上記と同一のアドレスレジスタを読み、ホストＣＰＵは
後で割り込みされたイメージデータディスパッチングを
再会するために必要なアドレスデータを集めることがで
き、他のイメージディスパッヂングを続行することがで
きる。この取り決めは効率の良いイメージコンポンンヨ
ン（イメージ編集）能力を可能な限り小さなシリンダメ
モリを可能にする。

ＣＷＩＩこのＢＣＷはバスへのアクセスする毎にブロックムーバ
２１が費やす割り込みされないメモリサイズルの数を決
めるバースト長レジスタ（ＢＬＲ）を構成する。Ｂ　Ｌ
　Ｒの内容が１０」ならば、その時７ｆ在する仕Ｚｌ＋
が完了ずろまでブ［ｌツクノー・−バ２Ｉはバス−コン
）・ロールを維持セる。その仕事か完了した時、ブ〔イ
ンクムーバ２Ｉは例えそのバスサイクルの途中であって
も、そのバスを放棄する。

７’　ｃｙラックーバ２１による一対のメモリオペレー
ン−１ン、ソースメモリの読み１円からなるオペレーン
＝Ｉン一対、１回のディステネーシＥｌンメモリへの“
読み一変更−書き込み”操作か１回、いずれかがなされ
る毎にＢ　Ｌ　Ｒは１つづつ減らされる。

ビデオデータの各ラスタがマーキンクエンジン２７へ移
動されるのど同じようにブロックムーバ２１がラスタイ
メージメモリを読み、変更し、“７．　Ｅ　ＲＯ”を書
くようにセラｌ−することができ、（それによって各ペ
ージを印刷した後ラスタイメージメモリ２３がホワイト
印刷するのを防ぐ）またはブロツクノ、−バ２１がラス
タイメージメモリ２３を読み、変更し、再びス１−ア４
−る操作（ＲｅａｄＭｏｄｉ「ｙ−Ｒｅｓｔｏｒｅ　０
ｐｅｒａｔｉｏｎ）するマルヂ印刷コートコントロール
ヒツトＭＰＭをＢＣＷは持っている。

後で設定することによ−・て同じイメージの一フルヂペ
ージ印刷を行うことができろ。この目的のためにＣＩ〕
ｔＪ　ｌ　２はこの操作をするために割り当てられノこ
ラスタイメージメモリ２３が全てのページにストアする
ための十分なサイズをもっことを薙実にするために機能
する。多数ページの印刷を終わらせるため、ＣＰ　ＩＪ
　１．２は最終のコピーの印１１１すが完了ずろ前にＭ
　ｌ）　Ｍに最適な値をセラｌ−ケる１゜ス）・ツブブ
ロックムーブ（Ｓ　ｉ”　Ｐ　：５ｔｏｐ　Ｂｌｏｃｋ
Ｍｏｖｅ）ヒツトは、現時点でスキヤングしているライ
ンの最終において、現時点どのブロック移動動作の停止
ヒを許可ずろためにセットされる。このＳＴ　Ｉ）ビｙ
ｔ−ｔＪ：、ブｌニア　ｙ７　クムーバ２１がｒ３１−
１１．０）カウント値にノ１１．づいてラスタバスを放
したときにセラ１−ざ相る。もし、ブロックノ、−ハ２
１の動作かその後においても続ｊ″ｒされるのであれば
、ＣＩ”　Ｕ　１２は全てのパーティネントレジスタ（
ＰｅｒｔｉｎｅｎｔＲｅｇｉｓｔｅｒ）の内容を読み出
し、これらを自身のメモリにストア４−る。ＣＰ　ｔＪ
　Ｉ　２によって読まれた時、各パーティネントレジス
タの内容が既に次の１段階に進められている。ブロックムーバ２１の動作′Ｊ
４再開されたときに、この０ＰＵＩ２＋よ全このＢＣＷ
の検索されたレジスタの内容を再ロードする。ｓ　’ｒ
　ｐの他のセツティングにより、通常の規門にてブ［１
ツク移動動作か続行される。

ソフトウェアリセットビット（Ｒ８Ｔ）は、仮に全ての
状態フラグがその非動作払態にリセソｌ〜され、全ての
未解決の割り込みや、対応するフラグヒツトがクリアさ
れても、直ちに今回の動作を終了させる値に設定される
。

ＨＤ　Ｃデータ出力モードｌ　Ｉ）　Ｃ）　ｔ−ットは
、各種ソリッド（固定）インクプリンタにより要求され
る特別なデータ出力動作を促進するノコめにセットされ
る。このＨＤ　Ｃビットに１つの値が設定されるど、ブ
ロックムーバ２１は、−度に１列のドラ１−を印刷する
レーザプリンタなどのマーキングエンジン２７の要求を
満たすための規則通りの動作をする。また、このＨＤＣ
に他の値がセラ１〜されると、ブロックムーバ２１はソ
リッドインクプリンタとしてのマーキングエンジンが有
している典型的な多数のノズルに見合った方形状のブロ
ックデータを転送するよう制御する。この転送を助目る
ために、ゾロツク移動動作のための回路の−・部分と、
ビデオ出力動作のための回路の一部分か使用され；ｏｏ
　したかつ１′、各イメージヮードは、ＤＡ／Ｈに対す
る方形波イメージブ〔ノックのリード変形書き込みゼロ
動作に従い、そのイメージ出力制御信号はア１〜レスド
ライバに對するＶ　Ａ　ＩＮの動作を伴わｄ″出力れる
。Ｉ）　Ａ　Ｒはイメージブ〔インクを移動させる）こ
めのスタートアドレスをセラ１〜する。

１−Ｔ　Ｉ）　Ｃへ非同期転送を容易にするため、１−
Ｔ　Ｓ　Ｙ　Ｎ　Ｃにお１Ｊる入力ビンに入る信号（ま
特別の方法で田土される。したがって、ＩＩＤｃビット
がソリッドインクプリンタに指定されるように設定され
るとき、ブロックムーバ２Ｉはサイクルの“変形”部分
を受ける前に、ＤＴＡＣＫライン」二の“データ認識”
の主張およびＨＥｉＹＮＣピンを介したＨＤＣＤＴＡＣ
Ｋの主張に対するヂエンクを行う。したがって、ソリッ
ドインクプリンタのヘツトデータコントローラのメモリ
へのイメージデータのブロック移動を行う前に、以下に
示す処理が行なわれる。

ＢＣＷ　１１　−　ＩＤＣビットに適当な値が設定され
る。

ＢＣＷ　０１　−　ＩＨＲにブロックの高さが設定され
、ＩＷＲＯ−３に０が設定される。

ＢＣＷ　０２　−１胃Ｒ１，２−４＋：イメージの幅が
設定される。また、ＳＡＲの内容は無視される。

ＢＣＷ　０４０５　−　ＤＡＲにヘッドデータコントロ
ーラへ移動させるためのイメージブロックの上部左コーナのアドレスが設定される。また、連鎖ビットを無効にする。

ＢＣＷＯ５のセツティングは、他に４つの割ブロックム
ーバ２１がＤＡＲにアドレスのストアが開始されるとと
もに、ＤＲＡＭへの゛読み一変更−書き込み”動作の遂
行によってイメージをへ・ソドデータコントローラへ転
送することにより行なわれる。このメモリの動作は、実
際的には“読み変更−書き込み”が１０」である。その
後、ブロックムーバ２１はへソドデータコントローラの
Ｆ’ｌＦＯＷＴ端子における信号と同一の特別な信号を
生成する。

ＢＣＷＩＩは、他に４つの割り込み可能ビットを含む。

この割り込み可能ビットは、ブロックムーバ２１が以下
に続くイベントの一つまたはそれ以上と衝突したときに
様々な割り込みを可能にする。

ブロックムーバ２１が最後のイメージアスク出口に転送
されたとき、スキャンラインカウンタの「０」にカウン
トダウンすることよって決定されたように、ページの最
後（ＩＥＰ）ビットが所定の値にセットされていても、
阻止が行なわれる。

ディスパッチコンプリート（ＩＤＣ）ビットのセットは
、割り込みが発生ずることにより行なわれる。

この割り込みはブロックムーバ２１がイメージ転送動作
を完了したときに発生ずる。連鎖的ディスパッチモード
が有効であるとき、ブロックムーバ２１は、以下に示す
ステータスレジスタ（ＢＣＷ１２）の読み出した値に基
づいてＩＤＣがクリアするまで連鎖的オブジェクトーー
ドをアクセスしない。

連鎖状（ＩＣＴ−Ｔ）ビットの最後は、プロ・ツクムー
バ２１のオブジェクトコードのフエソチングモードが連
鎖モードから非連鎖モードに変更される時のように該ブ
ロックムーバ２１が割り込みを発生させるときにセット
される。

行く先−イメージアドレス（ＩＤＶ）ビットは、現在の
行く先アドレスに「１」を加算したものが次のビデオメ
モリアドレスに等しいことが発見された時に阻止される
。

ＢＣＷ　　１２：このＢＣＷは、ブロックムーバ２１の状態を示すために
与えられている。また、付加的には、ＶＡＲの高位（）
ｌｉｇｈｅｒ）のビ・ソトの場所の複製を組成スル。Ｂ
ＣＷ１２は読み出し専用のレジスタである。そして、読
み出し動作の最後におし）て、受電す付けられていない
幾つかの割り込みがリセ・ソトし、また付随するフラグ
ビットがクリアされる。ＶＡＲの高位（旧ｇｈｅｒ）の
ビットの読み出しは、ＢＣＷ１２によって効果的になる
。何故ならば、ＢＣＷＯＡは読み出し付加であるからで
ある。

ＢＣＷの残りとして、各ブロック移動フラグが含まれて
いる。これらにはＶＳＹＮＣ受信（■ＳＮ）ビットが含
まれている。このＶＳＹＮＣ受信ビットはブロックムー
バ２１がマーキングエンジン２７からＶＳＹＮＣ信号を
受け取ったことを示す。このビットはビデオデータの転
送の完了した時、すなわち、スキャンラインカウンタが
カウントダウンし、そのカウント値が「０」になったと
きにリセットする。

ＥＯＰＳＢＭＣＳＥＯＣおよびＤ／Ｖを意味するビット
は割込み状態フラグからなる。この割込み状態フラグは
割込みを示ず。これら各ビットのそれぞれには、対応す
るイベント（出来事）が行なわれたとき、ＢＣＷＩＩの
それぞれの位置におけるデータの値にかかわりなく、選
択された値にセットされる。これらのビットはステータ
スレジスタを読み出すことにより、あるいはリセットす
るこどによりクリアされる。こわらのヒツト（」各４次
のように表される。

ＥＯＰ　−Ｅｎｄ　ｏｆ　ＰａｇｅＢ　Ｍ　Ｃ−Ｂｌｏｃｋ　Ｍｏｖｅ　Ｃｏｍｐｌ、ｅｔ
ｅＥ　ＯＣ−Ｅｎｄ　ｏｒ　ＣｈａｉｎｉｎｇＤ　／　
Ｖ　−Ｄｅｓｔｉｎａｔｉｏｎ＝Ｖｉｄｅｏ　Ａｄｄｒ
ｃｇｇ残りの各ビットはブロック移動状態フラグを構成
する。しかして、ＶＯＲビットは、ブロックムーバ２Ｉ
がビデオ出力モードのときにセットされ、各スキャンラ
インの動作が完了しノコ時にてリセＪ）・される。Ｔ（
Ｍ　Ｂビットは、ブｌ：Ｊツクムーバ２１が一つのブロ
ック移動動作を行−）ノこことを示すことによりセット
され、各ブロック移動動作が完でしたときにリセットさ
れる。

ＣＩ−Ｉ　Ｍビットは、ブロックムーバ２Ｉが１３０Ｗ
０４の連鎖ヒツトのセツティングが認知されたときにセ
ットされる。ブロックムーバ２Ｉは連鎖ヒツトがセット
されていないときにＣＩ−Ｉ　Ｍをリセノ）・する。Ｍ
　Ｐ　Ｔヒツトは、ＢＣＷＩＩのＭ　Ｐ　Ｍビットがセ
ットされていなく、ブロックムーバ２Ｉがマルヂ印刷モ
ー１−を設定する指示かされたときにＭ　Ｐ　Ｔ　１１
七ソ１−４−　ル。ｌペー）’））の印刷が完ｒするこ
とで、ブロックムーバ２１はＭ　Ｉ）　ｉ”をリセッ１
−４−る。

この発明のプリンタ制御ンるテムによれば、他に５ピノ
１−のＨＣＷアトレスレジスタが含ま２］ている。この
ｌ３ＣＷアドレスレジスタ１ｉＢｃＷＯ０１２のアドレ
スが使用されろ。チップセレクト信Ｓ；−に関連しノこ
特定の各アトし・スラインは、１１３　ＣＷアドレスレ
ジスタにストアされる。交ｖＨＨに直接アドレシングデ
ータがＢＣＷレジスタに（Ｊｌｉ給されろ「発明の効果」以り説明したようにこの発明によるプリンタ制御システ
ムは上記のごとく構成されているので、以Ｆに示す効果
を奏でる。

■基本的なシステムの速度の向上またはシステムバスの
サイズの拡張を行うことなく、プリンタの処理速度を約
２倍にすることができろ。

■与えられた仕事に対して低いりロック周波数９− で動作するので、動作をより確実にすることができる。

■プリンタ制御システムの装置の各構成要素の処理速度
を高める必要がないので、総合的な価格を低く押さえる
ことかてきる。

【図面の簡単な説明】

第１図はこの発明の一実施例によるプリンタ制御システ
ムの構成を示すプロ・ツク図、第２図は第１図における
ブ［フック移動部の物理的レジスタ構成の概念を示す図
である。・ホス１−Ｉ１０基板、ベース基板、メインバス、ブロック移動バス、ブロックムーバ、ラスクツオントメモリ、ラスクイメージメモリ、ラスタ出力ＦＩＦＯメモリ、クリアライザ、Ｏ１２０・２　］　・　・２２　・・・３５６７マーキングエンジン８デコアルバスアーヒタ・リフレッシ−）・、４ハストランシーバ。

Claims

【特許請求の範囲】

（１）イメージデータをプリンタマーキングエンジンへ
転送する制御を行うプリンタ制御システムにおいて、前記プリンタ制御システムの各部を制御する主処理部と
、外部装置から印刷データを受け取るインタフェース手段
と、前記主処理部と前記インタフェース手段との間を接続す
るメインバスと、第１の形式で印刷すべきイメージを表すデータを記憶す
る第１のデータ記憶手段と、前記プリンタマーキングエンジンへ転送するのに適した
第２の形式で印刷すべきイメージを表すデータを記憶す
る第２のデータ記憶手段と、前記第１の記憶手段から前
記第２の記憶手段へデータの転送を、該データが前記第
１の形式から前記第２の形式に変換される間、制御する
データブロック移動手段と、前記メインバスから切り離され、前記第１のデータ記憶
手段、前記第２のデータ記憶手段および前記データブロ
ック移動手段を相互に接続するセカンドバスと、前記メインバスと前記セカンドバスとの間を接続し、こ
れらバス間におけるデータの転送を許可する信号転送手
段とを具備することを特徴とするプリンタ制御システム。
（２）前記メインバスおよび前記セカンドバスのうちの
一方に接続され、前記主処理部により制御可能であって
、前記データ移動手段の動作を制御する命令を供給する
ための多数の番地指定される記憶場所を含んでいるオブ
ジェクトコード記憶手段を具備することを特徴とする請
求項１記載のプリンタ制御システム。
（３）前記第１、第２のデータ記憶手段は、各データが
記憶される多数の番地指定される記憶場所を有しており
、前記オブジェクトコード記憶手段に記憶されている各
命令は、データを表しているイメージが記憶されている
前記第１のデータ記憶手段の最初の記憶場所の番地とデ
ータを表しているイメージが記憶されている前記第２の
データ記憶手段の最初の記憶場所の番地とを含んでいる
複数の命令からなるブロックの少なくとも一つを含み、
一方、前記主処理部は一つのブロックの命令を前記オブ
ジェクトコード記憶手段から前記データブロック移動手
段へ転送するための動作を行うことを特徴とする請求項
２記載のプリンタ制御システム。
（４）前記オブジェクトコード記憶手段内に記憶されて
いる命令は複数の命令を有する一つのブロックを複数含
んでおり、また、前記各ブロックは他のブロックが自動
的に前記データブロック移動手段に転送される前に予め
転送された前記ブロックの処理が行なわれたか否かを示
している連鎖命令を含むことを特徴とする請求項３記載
のプリンタ制御システム。
（５）各ブロックには選択された多くのバイナリワード
が存在し、また、前記データブロック移動手段は多数の
第１記憶レジスタからなり、該各第１記憶レジスタは記
憶するのに十分なビット長を有し、さらにまた該各第１
記憶レジスタは前記ブロックの各バイナリワードを受け
取るために連結されることを特徴とする請求項４記載の
プリンタ制御システム。
（６）前記オブジェクトコード記憶手段は、近接する各
アドレスの番地の場所における前記各ブロックのバイナ
リワードを記憶し、そして、一つのブロックのアドレス
は次のブロックのアドレスに続いており、一方、前記デ
ータブロック移動手段は、前記オブジェクトコード記憶
手段に対する選択された記憶場所のアドレスを記憶する
ための他の記憶レジスタを少なくとも一つ有しており、
この少なくとも一つの他の記憶レジスタは、前記少なく
とも一つの他の記憶レジスタに記憶されている番地を有
するオブジェクトコード記憶手段の場所から前記各第１
記憶レジスタの一つへバイナリワードの転送を行うため
に読出し可能になっていることを特徴とする請求項５記
載のプリンタ制御システム。
（７）前記データブロック移動手段の前記少なくとも一
つの他の記憶レジスタはこれに含まれている内容を、バ
イナリワードを前記オブジェクトコード記憶手段から各
第１記憶レジスタの一つへ転送する毎にビット値に基づ
いて変更できるようになっていることを特徴とする請求
項６記載のプリンタ制御システム。