JPH03181066A - デイジタル信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ産業上の利用分野 Ｂ発明の概要 Ｃ従来の技術 り発明が解決しようとする問題点 Ｅ問題点を解決するための手段（第１図）１作用（第１
図） Ｇ実施例（第１図〜第４図） （Ｇ１）第１の実施例 （Ｇｌ−１）オーディオ信号の処理 （Ｇｌ−２）ディジタル信号処理回路 （Ｃ２）実施例の動作 （Ｇ３）実施例の効果 （Ｇ４）他の実施例 Ｈ発明の効果 Ａ産業上の利用分野 本発明はディジタル信号処理装置に関し、例えばディジ
タルオーディオチーブレコーダに通用し得る。

Ｂ発明の概要 本発明は、ディジタル信号処理装置において、ディジタ
ル信号処理回路以外からメモリ回路をアクセスすること
により、所望のデータを入力オーディオデータと共に記
録し、又は再生オーディオデータと共に再生されたデー
タを出力し得、当該ディジタルオーディオチーブレコー
ダの使い勝手を向上することができる。

Ｃ従来の技術 従来、磁気記録再生装置においては、回転ドラムを用い
てディジタルオーディオ信号を記録再生し得るようにな
されたもの（以下ディジタルオーディオテープレコーダ
と呼ぶ）がある。

このようなディジタルオーディオチーブレコーダにおい
ては、音質劣化を有効に回避して、オーディオ信号を高
密度に記録再生し得る反面、全体構成が複雑になること
を避は得ないことから、ディジタル信号処理回路、サー
ボ回路等の回路ブロックを集積回路化して、全体構成を
簡略化するようになされている。

Ｄ発明が解決しようとする問題点 ところでこの種のディジタルオーディオチーブレコーダ
においては、オーディオ信号の他に当該オーディオ信号
の時間情報、編集情報等積々の情報を記録し得るように
なされている。

さらに所定のサブコードエリアを用いて静止画等を記録
することもできる。

従って、これらの情報をオーディオデータと共に再生し
てそっくりコピーすることができれば、当該ディジタル
オーディオチーブレコーダの（吏い勝手を一段と向上し
得ると考えられる。

本発明は以上の点を考慮してなされたもので、オーディ
オデータと共に記録された情報を再生してそっくりコピ
ーすることができるディジタル信号処理装置を提案しよ
うとするものである。

Ｅ問題点を解決するための手段 かかる問題点を解決するため本発明においては、メモリ
回路４４と、入力オーディオデータＤ１を所定周期でブ
ロック化してメモリ回路４４に出力し、又はメモリ回路
４４に格納された再生データのうち再生オーディオデー
タ（Ｄ□）を読み出して出力するディジタル信号入出力
回路５２と、メモリ回路４４に格納された入力オーディ
オデータＤＡｔｌの誤り検出訂正符号を生成し、又は再
生データ（Ｄｒｍ）を誤り訂正する誤り検出訂正回路５
６と、入力オーディオデータＤＡｔ＋及び誤り検出訂正
符号を所定のデータＤＡＴＡと共に記録信号ｓ　ｍｔｃ
に変換する記録信号生成回路６０、又は再生信号ＳＵＦ
を復調して再生データ（Ｄ□）をメモリ回路４４に格納
する再生信号処理回路５８と、メモリ回路４４、ディジ
タル信号入出力回路５２、誤り検出訂正回路５６及び記
録信号生成回路６０間を結び、又はメモリ回路４４、デ
ィジタル信号入出力回路５２、誤り検出訂正回路５６及
び再生信号処理回路５８間を結び、入力オーディオデー
タＤＡｔｌ、誤り検出訂正符号、データＤＡＴＡ又は再
生データ（ＤＰＩ）を伝送するデータバスＤ　Ｔ　ｓｕ
ｓ　、Ｄ　ｍｔｔｓ及びアドレスバスＡＤｍｕｓ、Ａ　
＠　、、と、ディジタル信号入出力回路５２、誤り検出
訂正回路５６及び記録信号生成回路６０、又はディジタ
ル信号入出力回路５２、誤り検出訂正回路５６及び再生
信号処理回路５８のアドレスバスＡＤｍｕｓ　、Ａ、ｕ
ｓの専有を一時停止するアドレスバス切り換え手段３７
Ａ、３７Ｂ、３７Ｃ，５２とを備え、アドレスバス切り
換え手段３７Ａ１３７Ｂ、３７Ｃ１５２がアドレスバス
ＡＩ）ｍｕｓ、Ａｏ、の占有を一時停止制御する期間の
間、アドレスバスＡＤｓｕｓ　、Ａ、ｕｓに出力される
アドレスデータＡＤに基づいて、入力オーディオデータ
Ｉ）ａｕと共に入力される所定のデータＤＡＴＡをメモ
リ回路４４に格納し、該データＤＡＴＡを入力オーディ
オデータＤ０及び誤り検出訂正符号と共に記録信号Ｓ０
゜に変換し、又はアドレスデータＡＤに基づいて再生オ
ーディオデータ（Ｄｒ■）と共に再生されてメモリ回路
４４に格納される再生データＤＡＴＡを再生オーディオ
データ（Ｄ□）と共に出力する。

２作用 アドレスバス切り換え手段３７Ａ、３７Ｂ、３７Ｃ１５
２がアドレスバスＡＤｍｕｓ　、ＡＩｓの占有を一時停
止制御する期間の間、アドレスバスＡＩ）ｍｕｓ　、Ａ
＝、、３に出力されるアドレスデータＡＤに基づいて、
入力オーディオデータＤＡｔ＋と共に入力される所定の
データＤＡＴＡをメモリ回路４４に格納し、データＤＡ
ＴＡを入力オーディオデータＤａυ及び誤り検出訂正符
号と共に記録信号Ｓ■Ｃに変換し、又はアドレスデータ
ＡＤに基づいて再生オーディオデータ（ＤＰＩ）と共に
再生されてメモリ回路４４に格納される再生データＤＡ
ＴＡを再生オーディオデータ（Ｄｏ）と共に出力すれば
、アドレスデータＡＤに応じてデータＤＡＴＡを所望の
領域に記録し得、又は所望の領域から再生されたデータ
ＤＡＴＡを出力することができる。

Ｇ実施例 以下、図面について本発明の一実施例を詳述する。

（Ｇ１）第１の実施例 第１図において、工は全体としてディジタルオーディオ
チーブレコーダを示し、オーディオ信号ＳＩＮをディジ
タル信号に変換して記録する。

すなわちディジタルオーディオテープレコーダｌにおい
て、演算処理回路構成の入力表示回路２は、操作子の操
作に応動して操作データＤ、。。を出力すると共に、所
定の制御データに基づいて表示パネル上の表示を切り換
える。

これによりディジタルオーディオチーブレコーダ１にお
いては、操作子の操作に応動して動作モードを切り換え
ると共に、表示パネルの表示を介して動作状態を確認し
得るようになされている。

システム制御回路６は、記録時、当該操作データＤ　ｓ
ｏｕに基づいて、制御データＤＣ，ＮＹを生成し、当該
制御データＤ　ｃＥＮＴをディジタル信号処理回路８、
メカニカル制御回路１０及びサーボ回路１２に出力する
。

これによりシステム制御回路６は、操作子の操作に応動
して当該ディジタルオーディオテープレコーダ１の動作
を切り換え制御するようになされている。

これに対して再生時、システム制御回路６は、操作デー
タＤ　Ｓｏｕに加えて、ディジタル信号処理回路８から
出力されるスティタスバイトのデータに基づいて制御デ
ータＤ　ｅｌ）Ｎ？を生成し、これにより操作子の操作
に応動して当該ディジタルオーディオテープレコーダ１
の動作を切り換えると共に、磁気テープ１５上に記録さ
れたディジタルオーデイオ信号の記録フォーマットに応
じて当該磁気テープ１５を再生するようになされている
。

メカニカル制御回路１０は、システム制御回路６から出
力される制御データＤＣＯＮＴに基づいて、テープカセ
ットの装填排出機構、磁気テープローディング機構等を
駆動制御する。

これに対してサーボ回路１２は、制御データＤ、。１に
基づいてリールモータ１６を駆動し、これにより磁気テ
ープカセット（図示せず）のリールを所定速度で回転駆
動する。

さらにサーボ回路１２は、制御データＤ、。、に基づい
て、回転ドラム基準信号ＤＲＥＦを基準にしてドラムモ
ータ２２及びキャプスタンモータ２６を駆動し、これに
より回転ドラム２０及び磁気テープ１５が所定速度で動
作するようになされている。

なお回転ドラム基準信号ＤＲＥＦは、記録再生モードに
応じて、６０　（ｍｓｅｃ）又は３０　（ｍｓｅｃ）の
インターリーブ周期で繰り返すデイエラー比５０〔％〕
の基準信号でなる。

このときサーボ回路１２は、再生時、トラッキング制御
回路２４から出力されるトラッキングエラー信号に基づ
いてキャプスタンモータ２６の回転位相を制御して、ト
ラッキング制御するようになされている。

（Ｇｌ−１）オーディオ信号の処理 オーディオ信号変換回路３０は、アナログディジタル変
換回路、ディジタルアナログ変換回路及びディジタルフ
ィルタ回路で構成され、記録時、オーディオ信号３１．
４をディジタルオーディオ信号Ｉ）ａｕに変換する。

このときオーディオ信号変換回路３ｏにおいては、ディ
ジタル信号処理回路８から出力されるクロック信号を基
準にしてオーディオＳいを最大１６ビツトで量子化する
ようになされ、量子化したデータをシリアルデータに変
換して所定のタイミングで出力するようになされている
。

すなわち第２図に示すように、オーディオ信号変換回路
３０は、ディジタル信号処理回路８から出力される基準
クロック信号ＢＣＫ　（第２図（Ａ））、当該基準クロ
ック信号ＢＣＫをそれぞれ６４分周及び３２分周したク
ロック信号ＬＲＣＫ　（第２図（Ｂ））及び基準クロッ
ク信号ＷＣＫ（第２図（Ｃ））を基準にして動作するよ
うになされ、クロック信号ＬＲＣＫが立ち上がる期間の
間、量子化したデータを基準クロック信号ＢＣＫに同期
して出力する。

これによりオーディオ信号変換回路３０は、記録時、当
該ディジタルオーディオ信号Ｄ０を選択回路３１を介し
てディジタル信号処理回路８に伝送するようになされて
いる（第２図（Ｄ））。

これに対して再生時、オーディオ信号変換回路３０は、
選択回路３１を介して、クロック信号ＬＲＣＫが立ち上
がる期間の間、ディジタル信号処理回路８の出力データ
を取り込み、取り込んだデータをクロック信号ＢＣＫを
基準にしてアナログ信号に変換することにより、ディジ
タル信号処理回路８で復調されたディジタルオーディオ
信号Ｄ１をアナログ信号Ｓ。ｕｔに変換して出力する。

データ入出力回路３３は、記録時、例えばプログラム情
報、フレームアドレス等の入力データを順次シリアルデ
ータＤＡＴＡ　（第２図（Ｅ））に変換し、基準クロッ
ク信号ＬＲＣＫが立ち下がる後半の期間の間、基準クロ
ック信号ＢＣＫに同期して選択回路３１に出力する。

これに対して再生時、データ入出力回路３３は、基準ク
ロック信号ＬＲＣＫが立ち下がる後半の期間の間、ディ
ジタルオーディオ信号処理回路８の出力データを選択回
路３１を介して順次取り込み、８ビツトのパラレルデー
タに変換して出力する。

これにより当該ディジタルオーディオテープレコーダ１
においては、当該データ入出力回路３３を介して、オー
ディオデータ以外のデータを必要に応じて入出力し得る
ようになされている。

選択回路３１は、基準クロック信号ＷＣＫの信号レベル
に応じて接点を切り換え、これにより記録時、データ入
出力回路３３の出力データＤＡＴＡ及びオーディオデー
タＤＡＩ、を交互にディジタル信号処理回路８に出力す
る（第２図（Ｆ））。

これに対して再生時、選択回路３１は記録時とは逆にデ
ィジタル信号処理回路８から出力されるディジタル信号
り、。工を、シリアルデータＤＡＴＡ及びオーディオデ
ータＤＡＩＪに分割してそれぞれデータ入出力回路３３
及びオーディオ信号変換回路３０に出力する。

ディジタル信号処理回路８は、制御データＤ、。ＮＹに
基づいて動作を切り換え、記録時、選択回路３１を介し
て入力されるディジタルオーディオ信号ＤＡＩＪを回転
ドラム基準信号ＤＲＥＦ　（第２図（Ｇ））を基準にし
て順次メモリ回路４４に格納する。

このときディジタル信号処理回路８は、クロック信号１
．ＲＣＫの立ち下がりの前半部分で信号レベルが立ち上
がるデータ入力信号ＸＥＡＮ　（第２図（Ｈ））を出力
し、当該データ入力信号ＸＥＡＮの信号レベルが立ち上
がる期間の間、アドレスデータ生成回路３５から出力さ
れるアドレスデータに基づいて１周期前に入力されたデ
ータＤＡＴＡを、メモリ回路４４の所定領域に格納する
。

すなわちディジタル信号処理回路８及びメモリ回路４４
間のアドレスバスＡ工、に介挿されたバッファ回路３７
Ａは、トライステートのバッファ回路で構成され、デー
タ入力信号ＸＥＡＮの信号レベルが立ち上がるとハイイ
ンピーダンスの状態に切り換わるようになされ、これに
より当該期間の間、ディジタル信号処理回路８がメモリ
回路４４をアクセスしないようにする。

これに対しバッファ回路３７Ｂは、アドレスデータ生成
回路３５から出力されるアドレスデータＡＤをメモリ回
路４４に出力するトライステートのバッファ回路で構成
され、インバータ回路３７Ｃを介して出力されるデータ
入力信号ＸＥＡＮの反転信号に基づいて動作を切り換え
ることにより、ディジタル信号処理回路８がメモリ回路
４４をアクセスしない期間の間、アドレスデータ生成回
路３５から出力されるアドレスデータＡＤをメモリ回路
４４に出力する。

第３図に示すようにアドレスデータ生成回路３５は、メ
モリ回路４４のアドレスデータに対応したアドレスデー
タＡＤを生成するようになされ、この実施例の場合、記
録トラック識別用のビットＡ／Ｂに続いてそれぞれ５ビ
ツト及び７ビツトのブロックアドレス及びシンボルナン
バの連続するアドレスデータＡＤを生成するようになさ
れている。

従ってメモリ回路４４においては、データ入力信号ＸＥ
ＡＮの信号レベルが立ち下がる期間の間、ディジタル信
号処理回路８から出力されるアドレスデータに基づいて
、ディジタル信号処理回路８から出力されるデータを所
定領域に格納し、又は当工亥アドレスデータで決まる領
域のデータをディジタル信号処理回路８に出力するのに
対し、データ入力信号ＸＥＡＮの信号レベルが立ち上が
る期間の間、アドレスデータ生成回路３５から出力され
るアドレスデータＡＤに基づいて、ディジタル信号処理
回路８から出力されるデータを格納し、又はアドレスデ
ータＡＤで決まる領域のデータをディジタル信号処理回
路８に出力する。

これに対応してディジタル信号処理回路８は、記録時、
データ入力信号ＸＥＡＮの信号レベルが立ち上がる期間
の間、選択回路３１を介して入力されるデータＤＡＴＡ
をデータバスＤｌｌＵ３に出力し、これによりディジタ
ルオーディオ信号ＤＡＩＪと共に入力されるデータＤＡ
ＴＡをアドレスデータＡＤで決まる領域に一旦格納した
後、ディジタルオーディオ信号ＤＡｃｌと共に記録信号
Ｓ０゜に変換するようになされている。

これにより当該ディジタルオーディオテープレコーダｌ
においては、ディジタルオーディオ信号Ｉ）ａｕを当該
ディジタルオーディオチーブレコーダについて規格化さ
れたフォーマットに従って磁気テープ１５に記録すると
共に、データＤＡＴＡを当該フォーマットで規格化され
た所定領域に記録するようになされている。

これに対して再生時、ディジタル信号処理回路８は、デ
ータ入力信号ＸＥＡＮの信号レベルが立ち上がる期間の
間、メモリ回路４４から出力されるデータを取り込んだ
後、ディジタルオーディオ信号と共に出力し、これによ
りメモリ回路４４に−旦格納した再生データの中からア
ドレスデータＡＤで決まる領域に一旦格納されたデータ
を選択してディジタルオーディオ信号と共に出力するよ
うになされている。

かくしてアドレスデータ生成回路３５で生成するアドレ
スデータＡＤに応じて、再生時、磁気テープ１５に記録
された所望のデータを再生し得るのに対し、記録時、所
望のデータを所望の領域に記録することができる。

従ってメモリ回路４４に格納されたオーディオデータ以
外のサブコードのデータを順次読み出すようにアドレス
データＡＤを生成すれば、磁気テープ１５上に記録され
たデータをそっくり再生することができ、当該ディジタ
ルオーディオテープレコーダと同−構成のディジタルオ
ーディオチーブレコーダを記録モードに設定し、当該ア
ドレスデータＡＤをディジタル信号処理回路８の出力デ
ータＤＡＤＴと共に出力することにより、磁気テープ１
５をそっくりコピーすることができる。

従って、その分当該ディジタルオーディオチーブレコー
ダ１の使い勝手を向上することができる。

さらにフレームアドレスデータ、時間情報、プルダラム
ナンパ等を必要に応じて記録再生し得、編集作業等の能
率を向上することができる。

（Ｇｌ−２）ディジタル信号処理回路 第４図に示すように、ディジタル信号処理回路８におい
て、データ人出力回１４０は、システム制御回路６から
出力される制御データＤｃｏｎｙを入力し、メモリイン
ターフェース回路４２を介してメモリ回路４４の所定領
域に格納する。

これに対して再生時、データ入出力回路４０は、復調さ
れてメモリ回路４４に格納されたサブコードのデータ（
すなわち一部にスティタスバイトのデータを含むデータ
でなる）をシステム制御回路６に出力する。

これにより当該ディジタル信号処理回路８は、制御デー
タＤｃｏｕｒに基づいて動作を切り換え、記録時におい
ては、ディジタルオーディオ信号Ｄ０を記録信号ｓｍｘ
ｃに変換して出力するのに対し、再生時は、再生信号５
ＩＩＦを復調してディジタルオーディオ信号ＤＡＩＪを
出力するようになされている。

入出力回路４６は、当該ディジタルオーディオチーブレ
コーダｌに入力されるＡ　Ｅ　Ｓ／Ｅ　Ｂ　Ｕフォーマ
ットのディジタルオーディオ信号ＲＸを所定フォーマッ
トのディジタルオーディオ信号に変換してディジタル信
号入出力回路５２に出力する。

さらに入出力回路４６は、ディジタル信号入出力回路５
２から出力されるディジタルオーディオ信号をＡＥＳ／
ＥＢＵフォーマットのディジタルオーディオ信号ＴＸに
変換して出力するようになされ、これにより当直亥ディ
ジタルオーディオテープレコーダ１においては、アナロ
グ信号でなるオーディオ信号の他にＡＥＳ／ＥＢＵフォ
ーマットのディジタルオーディオ信号ＲＸ、ＴＸを記録
再生し得るようになされている。

ディジタル信号入出力回路５２は、メモリインターフェ
ース回路４２を介して、メモリ回路４４からデータバス
ＤＴｓｕｓに出力される制御データＤ、。、４７を入力
し、当該制御データＤ　ｃｏＮｙに基づいて動作を切り
換える。

さらにディジタル信号入出力回路５２は、内蔵のカウン
タ回路で基準クロック信号ＢＣＫを順次カウントするこ
とにより、回転ドラム基準信号ＤＲＥＦ、基準クロック
信号ＷＣＫを作成すると共に、入出力回路４６から出力
されるディジタルオーディオ信号又は選択回路３１を介
してオーディオ信号変換回路３０から出力されるディジ
タルオーディオ信号ＤＡ、、を当該カウンタ回路のカウ
ント僅を基準にして、メモリ回路４４に出力する。

これによりディジタル信号入出力回路５２は、順次ディ
ジタルオーディオ信号を１インタリ一ブ周期でブロック
化すると共に、各ブロック毎にインタリープ処理してオ
ーディオデータ（以下入力オーディオデータと呼ぶ）に
変換するようになされている。

さらにディジタル信号入出力回路５２は、データ入力信
号ＸＥＡＮを送出すると共に、ディジタルオーディオＩ
）ａｕと共に入力されるデータＤＡＴＡをデータ入力信
号ＸＥＡＮに同期してデータバスＤＴａｕｇに出力し、
これによりデータＤＡＴＡをアドレスデータＡＤで決ま
る領域に格納するようになされている。

これに対して再生時、ディジタル信号入出力回路５２は
、メモリ回路４４に格納された再生オーディオデータを
順次ロードし、このときカウンタ回路のカウント値を基
準にして当該再生オーディオデータをロードすることに
より、当該再生オーディオデータを逆インタリーブ処理
してディジタルオーディオ信号ＤＡＬ＋に変換した後、
入出力回路４６に出力すると共に選択回路３１を介して
オーディオ信号変換回路３０に出力する。

このときディジタル信号入出力回路５２は、データ入力
信号ＸＥＡＮを送出し、記録時とは逆にデータバスＤＴ
□、に出力されるデータＤＡＴＡを取り込んだ後、ディ
ジタルオーディオ信号ＤＡＬ＋と共に出力するようにな
され、これによりアドレスデータＡＤで決まる領域に格
納されたデータＤＡＴＡを出力するようになされている
。

誤り検出訂正回路５６は、ディジタル信号入出力回路５
２と同様に、メモリ回路４４から制御データＩ）ｃｏ□
を入力し、当該当該制御データＤ　ＣＯＮアに応じて動
作を切り換える。

このとき誤り検出訂正回路５６は、記録時、メモリ回路
４４に格納された入力オーディオデータを順次ロードし
、ブロック単位で誤り訂正用の内符号及び外符号（ＣＩ
符号及びＣ２符号）でなるパリティ符号を生成した後、
当該パリティ符号をメモリ回路４４に格納する。

同時に誤り検出訂正回路５６は、メモリ回路４４からサ
ブデータエリアに記録するサブコードデータを順次ロー
ドし、パリティ符号（ＣＩ符号）を生成してメモリ回路
４４に格納する。

これによりサブデータエリヤに記録するサブコードデー
タとしてデータＤＡＴＡがメモリ回路４４に格納された
場合は、ディジタルオーディオチーブレコーダの規格に
従って当該データＤＡＴＡの誤り検出訂正符号が生成さ
れる。

これに対して再生時、誤り検出訂正回路５６は、メモリ
回路４４に格納された再生データＤＰ、を順次ロードし
、当該再生データＤ□の誤り検出及び誤り訂正処理を実
行してメモリ回路４４に格納する。

記録信号生成回路６０は、ディジタル信号入出力回路５
２と同様に、メモリ回路４４から制御データＤｃｏＮＴ
をロードし、当該制御データＤ　ＣＯＮ？に応じて動作
を切り換える。

すなわち記録時、記録信号生成回路６ｏは、メモリ回路
４４に格納された入力オーディオデータ、パリティ符号
等を順次ロードして記録信号ＳＯＣを生成するのに対し
、再生時、動作を停止する。

かくしてディジタルオーディオチーブレコーダの規格に
従って、アドレスデータＡＤで決まる領域にデータＤＡ
ＴＡを順次記録することができる。

これに対しクロック信号抽出回路６２は、再生時、再生
信号ＳＩＦから再生クロック信号を抽出して再生信号処
理回路５８に出力する。

再生信号処理回路５８は、再生クロック信号を基準にし
て再生信号５ＩＩＦを１０−８復調して再生データＤＰ
Ｉを得た後、メモリ回路４４に格納する。

これにより再生データＤ□においては、誤り検出訂正回
路５６で誤り検出訂正した後、ディジタル信号入出力回
路５２を介して出力され、これによりディジタルオーデ
ィオ信号を再生することができる。

さらにメモリ回路４４に格納された再生データのうちサ
ブコード等のデータにおいては、アドレスデータＡＤに
基づいて順次出力され、これにより所望のデータＤＡＴ
Ａを再生することができる。

かくしてバッファ回路３７Ａ、３７Ｂ、インバータ回路
３７Ｃ及びディジタル信号入出力回路５２は、ディジタ
ル信号入出力回路５２、誤り検出訂正回路５６、記録信
号生成回路６０及び再生信号処理回路６０のアドレスバ
スＡ、、、の専有を一時停止するアドレスバス切り換え
手段を構成する。

（Ｇ２）実施例の動作 以上の構成において、ディジタル信号処理回路８におい
て、メモリインターフェース回路４２、制御データ入出
力回路４０、ディジタル信号人出角回路５２、再生信号
処理回路５８、記録信号生成回路６０及び誤り検出訂正
回路５６は、所定のタイミングでメモリ回路４４に格納
された制御データＤｃｏＮｙをロードし、これにより当
該制御データＤ　（ｏＮｔに基づいて動作を切り換える
。

すなわち記録時においては、オーディオ信号変換回路３
０を介して入力されるディジタルオーディオ信号ＤＡ、
、がインターリーブ周期でブロック化された後、インタ
ーリーブ処理されて入力オーディオデータに変換される
。

当該オーディオデータは、誤り検出訂正回路４６でパリ
ティ符号が作成された後、続くインターリーブ周期で記
録信号生成回路６０に出力され、これにより記録信号Ｓ
■、に変換されて順次磁気ヘッド２８Ａ及び２８Ｂに出
力され、かくして磁気チー７”１５上にディジタルオー
ディオ信号を記録することができる。

このときデータ入力信号ＸＥＡＮが立ち上がる期間の間
、アドレスデータ生成回路３５から出力されるアドレス
データＡＤがメモリ回路４４に出力され、これに同期し
てディジタルオーディオ信号ＤＡｔ＋と共に入力された
データＤＡＴＡがデータバスＩ）’ｒｍｔ＋ｓに出力さ
れることにより、メモリ回路４４のアドレスデータＡＤ
で決まる領域に当該データＤＡＴＡが格納される。

メモリ回路４４に格納されデータＤＡＴＡは、ディジタ
ルオーディオ信号と共に記録信号ｓ　ｔｔｃに変換され
これにより、磁気テープ１５上のアドレスデータＡＤで
決まる領域にデータＤＡＴＡを記録することができる。

これに対し再生時、再生信号Ｓ□は再生信号処理回路５
８で再生クロック信号を基準にして復調された後、再生
データＤ、がメモリ回路４４に格納される。

メモリ回路に格納された再生データＤ０は、誤り検出訂
正された後、ディジタル信号入出力回路５２を介して順
次出力され、これによりオーディオ信号を再生すること
ができる。

このときデータ入力信号ＸＥＡＮが立ち上がる期間の間
、アドレスデータ生成回路３５から出力されるアドレス
データＡＤがメモリ回路４４に出力され、これに応動し
てメモリ回路４４から出力されるデータＤＡＴＡが、デ
ィジタル信号入出力回路５２を介してディジタルオーデ
ィオ信号Ｄａｕと共に出力され、これにより磁気テープ
１５上のアドレスデータＡＤで決まる領域に記録された
データＤＡＴＡを出力することができる。

（Ｇ３）実施例の効果 以上の構成によれば、所定期間外部からメモリ回路４４
をアクセスし得るようにアクセス切り換え手段及びアド
レスデータ発生回路を設けると共に、当該期間の間、デ
ィジタルオーディオ信号と共に入力されたデータＤＡＴ
Ａをデータバスに出力することにより、データＤＡＴＡ
をアドレスデータで決まる所望の領域に記録し得ると共
に、アドレスデータで決まる所望の領域から再生したデ
ータＤＡＴＡを出力し得、かくしてオーディオデータと
共に記録された情報をそっくりコピーすることができる
。

（Ｇ４）他の実施例 なお上述の実施例においては、ディジタル信号処理回路
と別体にアドレスバス切り換え回路を構成する場合につ
いて述べたが、本発明はこれに限らず、ディジタル信号
処理回路と一体に構成するようにしてもよい。

さらに上述の実施例においては、内蔵のアドレスデータ
発生回路でアドレスデータを生成する場合について述べ
たが、本発明はこれに限らず、必要に応じて例えばそっ
くり磁気テープをコピーする場合は、再生側のディジタ
ルオーディオチーブレコーダから出力されるアドレスデ
ータを用いるようにしてもよい。

さらに上述の実施例においては、オーディオ信号を記録
再生する場合について述べたが、本発明はこれに限らず
、記録専用、再生専用のディジタル信号処理装置に広く
適用することができる。

Ｈ発明の効果 上述のように本発明によれば、外部からメモリ回路をア
クセスし得るように一定期間アドレスバスの専有を停止
すると共に、当該期間の間、メモリ回路との間で所望の
データを入出力することにより、所望のデータをオーデ
ィオ信号と共に記録又は再生し得、その分使い勝手を向
上したディジタル信号処理装置を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例によるディジタルオーディオ
チーブレコーダを示すブロック図、第２図はその動作の
説明に供する信号波形図、第３図はそのアドレスデータ
を示す路線図、第４図はディジタル信号処理回路を示す
ブロック図である。 １・・・・・・ディジタルオーディオテープレコーダ、
１５・・・・・・磁気テープ、２０・・・・・・回転ド
ラム、２８Ａ、２８Ｂ・・・・・・磁気ヘッド、３０・
・・・・・オーディオ信号変換回路、３１・・・・・・
選択回路、３３．４０・・・・・・データ人出力回路、
３５・・・・・・アドレスデータ生成回路、３７Ａ、３
７Ｂ・・・・・・バッファ回路、３７Ｃ・・・・・・イ
ンバータ回路、４４・・・・・・メモリ回路、５２・・
・・・・ディジタル信号入出力回路、５６・・・・・・
誤り検出訂正回路、５８・・・・・・再生信号処理回路
、６゜・・・・・・記録信号生成回路。 代 理 人 田 辺 恵 基 １、事件の表示 平Ｍ１年特許願第３１９１５０号 ２、発明の名称 ディジタル信号処理装置 ３、補正をする者 事件との関係　　特許出願人 住所　東京部品用区北品用６丁目７番３５号名称（２１
Ｂ）ソニー株式会社 代表者　　大　賀　典　雄 ４、代　理　人　〒１５０（電話０３−４７０−（ｉ５
９１）居所　東京都渋谷区神宮前三丁目２２番１０号明
細書の「発明の詳細な説明」の欄、並びに図面 １／ き ６、補正の内容 （１）明細書、下記の箇所にｒＬＲＣＫＪとあるを、ｒ
ＷｃＫＪに訂正する。 第１３頁３行、６行及び１４〜１５行、第１４頁４行及
び８行、第１５頁１４行。 （２）同、第１３頁４行、ｒＷＣＫＪを、ｒＬＲＣＫＪ
に訂正する。 （３）同、第１４頁８行、「後」を、「前」と訂正する
。 （４）第２図を別紙の通り訂正する。

Claims (1)

1. 【特許請求の範囲】 メモリ回路と、 入力オーディオデータを所定周期でブロック化して上記
   メモリ回路に出力し、又は上記メモリ回路に格納された
   再生データのうち再生オーディオデータを読み出して出
   力するディジタル信号入出力回路と、 上記メモリ回路に格納された入力オーディオデータの誤
   り検出訂正符号を生成し、又は上記再生データを誤り訂
   正する誤り検出訂正回路と、上記入力オーディオデータ
   及び上記誤り検出訂正符号を所定のデータと共に記録信
   号に変換する記録信号生成回路、又は再生信号を復調し
   て上記再生データを上記メモリ回路に格納する再生信号
   処理回路と、 上記メモリ回路、上記ディジタル信号入出力回路、上記
   誤り検出訂正回路及び上記記録信号生成回路間を結び、
   又は上記メモリ回路、上記ディジタル信号入出力回路、
   上記誤り検出訂正回路及び上記再生信号処理回路間を結
   び、上記入力オーディオデータ、上記誤り検出訂正符号
   、上記データ又は上記再生データを伝送するデータバス
   及びアドレスバスと、 上記ディジタル信号入出力回路、上記誤り検出訂正回路
   及び上記記録信号生成回路、又は上記ディジタル信号入
   出力回路、上記誤り検出訂正回路及び上記再生信号処理
   回路の上記アドレスバスの専有を一時停止するアドレス
   バス切り換え手段とを具え、上記アドレスバス切り換え
   手段が上記アドレスバスの占有を一時停止制御する期間
   の間、上記アドレスバスに出力されるアドレスデータに
   基づいて、 上記入力オーディオデータと共に入力される所定のデー
   タを上記メモリ回路に格納し、該所定のデータを上記入
   力オーディオデータ及び上記誤り検出訂正符号と共に上
   記記録信号に変換し、又は上記アドレスデータに基づい
   て上記再生オーディオデータと共に再生されて上記メモ
   リ回路に格納される再生データを上記再生オーディオデ
   ータと共に出力する ことを特徴とするディジタル信号処理装置。