JPH03181149A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH03181149A JPH03181149A JP32180389A JP32180389A JPH03181149A JP H03181149 A JPH03181149 A JP H03181149A JP 32180389 A JP32180389 A JP 32180389A JP 32180389 A JP32180389 A JP 32180389A JP H03181149 A JPH03181149 A JP H03181149A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスタンダードセル方式、又はセルベース方式の
半導体集積回路装置に関するものである。
半導体集積回路装置に関するものである。
第３図は従来のセルベース方式の半導体集積回路装置を
示す模式的平面図、第４図は第３図に示す半導体集積回
路装置におけるＢ部分の拡大平面図であり、図中１は半
導体チップ、２は所定のまとまりのある機能ブロックを
１個の単位セルとするモジュールセルを示している。半
導体チップ１に；よそのアクティブエリア内に１箇又は
複数筒（図面には１箇のみ示す）のモジュールセル２が
、また周縁部には接地用のポンディングパッド３ａ、電
源用のポンディングパッド３ｂ、信 ンディングバンド３０等が設けられており、例えばモジ
ュールセル２の接地配線１４に連なる接地端子１４ａと
接地用のポンディングパッド３ａとの間、モジュールセ
ル２の電源電線１５に連なる電源端子１５ａと電源用の
ポンディングパッド３ｂとの間は夫々配線１７． １８
にて接続されている。
示す模式的平面図、第４図は第３図に示す半導体集積回
路装置におけるＢ部分の拡大平面図であり、図中１は半
導体チップ、２は所定のまとまりのある機能ブロックを
１個の単位セルとするモジュールセルを示している。半
導体チップ１に；よそのアクティブエリア内に１箇又は
複数筒（図面には１箇のみ示す）のモジュールセル２が
、また周縁部には接地用のポンディングパッド３ａ、電
源用のポンディングパッド３ｂ、信 ンディングバンド３０等が設けられており、例えばモジ
ュールセル２の接地配線１４に連なる接地端子１４ａと
接地用のポンディングパッド３ａとの間、モジュールセ
ル２の電源電線１５に連なる電源端子１５ａと電源用の
ポンディングパッド３ｂとの間は夫々配線１７． １８
にて接続されている。
ところで上述した如き、従来装置にあってはモジュール
セル２の接地配線１４に連なる接地端子１４ａ、電源配
線１５に連なる電源端子１５ａはモジュールセル２の一
隅部に夫々各ｌ箇のみしか設けられていないため、チッ
プ全体のフロアプラニングにおいて接地用のポンディン
グパッド３ａ、電源用のポンディングパッド３ｂとモジ
ュールセル２の接地端子１４ａ，電源端子１５ａ迄の配
線に対する自由度が小さく、配線１７． １８の距離が
長くなり、これらのインピーダンス増大による特性劣化
を招く等の問題があった。
セル２の接地配線１４に連なる接地端子１４ａ、電源配
線１５に連なる電源端子１５ａはモジュールセル２の一
隅部に夫々各ｌ箇のみしか設けられていないため、チッ
プ全体のフロアプラニングにおいて接地用のポンディン
グパッド３ａ、電源用のポンディングパッド３ｂとモジ
ュールセル２の接地端子１４ａ，電源端子１５ａ迄の配
線に対する自由度が小さく、配線１７． １８の距離が
長くなり、これらのインピーダンス増大による特性劣化
を招く等の問題があった。
本発明はかかる事情に鑑みなされたものであって、その
目的とするところはチップ全体のフロアプラニングにお
いて接地配線、電源配線に対する自由度を高め、電源配
線、接地配線の短縮を可能とする半導体集積回路装置を
提供するにある。
目的とするところはチップ全体のフロアプラニングにお
いて接地配線、電源配線に対する自由度を高め、電源配
線、接地配線の短縮を可能とする半導体集積回路装置を
提供するにある。
本発明に係る半導体集積回路装置は、モジュールセルに
接地端子、電源端子を夫々各複数個設ける。
接地端子、電源端子を夫々各複数個設ける。
本発明にあってはこれによって、各ポンディングパッド
と、モジュールセルの接地端子、電源端子とを接続する
配線のフロアプラニングにおける自由度が大きくなり配
線距離の短縮が可能となる。
と、モジュールセルの接地端子、電源端子とを接続する
配線のフロアプラニングにおける自由度が大きくなり配
線距離の短縮が可能となる。
〔実施例〕
以下本発明をその実施例を示す図面に基づき具体的に説
明する。
明する。
第１図は本発明に係る半導体集積回路装置の模式図、第
２図は第１図のＡ ６Ｎ域部分の拡大平面図であり、図
中１は半導体チップ、２はモジュールセルを示している
。半導体チップ１にはそのアクティブエリア内に１箇又
は複数筒のモジュールセル２が、また周縁部には接地用
のポンディングパッド３ａ、電源用のポンディングパッ
ド３ｂ、信号入力用のポンディングパッド３０等多数の
ポンディングパッドが設けられている。一方モジュール
セル２の４隅には例えば第２図に示す如き態様でモジュ
ールセル２内部の接地配線４、及び電源配線５゜６に接
続される各２箇の接地端子４ａ、 ４ｂ、電源端子６ａ
、 ６ｂが設けられている。接地配線４は半導体チップ
１の隅角部に導かれ、半導体チップにおける隅角部の２
辺辺縁に沿わせた態様で接地端子４ａ。
２図は第１図のＡ ６Ｎ域部分の拡大平面図であり、図
中１は半導体チップ、２はモジュールセルを示している
。半導体チップ１にはそのアクティブエリア内に１箇又
は複数筒のモジュールセル２が、また周縁部には接地用
のポンディングパッド３ａ、電源用のポンディングパッ
ド３ｂ、信号入力用のポンディングパッド３０等多数の
ポンディングパッドが設けられている。一方モジュール
セル２の４隅には例えば第２図に示す如き態様でモジュ
ールセル２内部の接地配線４、及び電源配線５゜６に接
続される各２箇の接地端子４ａ、 ４ｂ、電源端子６ａ
、 ６ｂが設けられている。接地配線４は半導体チップ
１の隅角部に導かれ、半導体チップにおける隅角部の２
辺辺縁に沿わせた態様で接地端子４ａ。
４ｂが設けられている。
一方電源配線５は半導体チップｌの隅角部近傍において
スルーホール５ａによって電源配線６に接続されている
。電源配線６は平面視でＬ形に形成されて７おり、その
両端部を夫々、半導体チップ１の２辺の辺縁に対し直角
に交叉させ、その交叉位置において辺縁と平行な向きに
電源端子６ａ、 ６ｂが設けられている。
スルーホール５ａによって電源配線６に接続されている
。電源配線６は平面視でＬ形に形成されて７おり、その
両端部を夫々、半導体チップ１の２辺の辺縁に対し直角
に交叉させ、その交叉位置において辺縁と平行な向きに
電源端子６ａ、 ６ｂが設けられている。
このような接地端子４ａ、 ４ｂ、電源端子６ａ、 ６
ｂは具体的には示さないが半導体チップ１の４隅につい
ても実質的に同し態様で設けられている。
ｂは具体的には示さないが半導体チップ１の４隅につい
ても実質的に同し態様で設けられている。
而してこのような本発明装置にあっては接地用のポンデ
ィングパッド３ａ、電源用のポンディングパッド３ｂは
これに最も近く位置するモジュールセル２の−の隅角部
、例えば第１図に示す如く左上部の隅角部に設けられて
いる接地端子４ａ、 ４ｂ、電源端子６ａ、 ６ｂとを
配線７，８にて接続することが可能となる。
ィングパッド３ａ、電源用のポンディングパッド３ｂは
これに最も近く位置するモジュールセル２の−の隅角部
、例えば第１図に示す如く左上部の隅角部に設けられて
いる接地端子４ａ、 ４ｂ、電源端子６ａ、 ６ｂとを
配線７，８にて接続することが可能となる。
なお上述の実施例はモジュールセル２の４隅に夫々各２
箇の接地端子４ａ、 ４ｂ、電源端子６ａ、 ６ｂを設
けた構成につき説明したが、何らこれに限るものではな
くいずれか２箇所の隅部又はいずれか３箇所の隅部に設
けてもよいことは勿論である。
箇の接地端子４ａ、 ４ｂ、電源端子６ａ、 ６ｂを設
けた構成につき説明したが、何らこれに限るものではな
くいずれか２箇所の隅部又はいずれか３箇所の隅部に設
けてもよいことは勿論である。
以上の如く本発明にあっては接地端子、電源端子を夫々
複数箇設けることとしたから、モジュールセルの接地端
子、電源端子とポンディングパッドとの間を接続する配
線の自由度が大きく、配線自体の長さを大幅に短縮する
ことが出来て配線のインピーダンスを低減出来、ノイズ
耐性の向上を図れるなど本発明は優れた効果を奏するも
のである。
複数箇設けることとしたから、モジュールセルの接地端
子、電源端子とポンディングパッドとの間を接続する配
線の自由度が大きく、配線自体の長さを大幅に短縮する
ことが出来て配線のインピーダンスを低減出来、ノイズ
耐性の向上を図れるなど本発明は優れた効果を奏するも
のである。
第１図は本発明装置の模式的平面図、第２図は第１図の
Ａ部分の拡大図、第３図は従来装置の模式的平面図、第
４図は第３図のＢ部分の拡大図である。 １・・・半導体チップ ２・・・モジュールセル３ａ
・・・接地用のポンディングパッド ３ｂ・・・電源
用のポンディングパッド ４・・・接地配線 ５．
６・・・電源配線 ７．８・・・配線 なお、図中、同一符号は同一、又は相当部分を示す。
Ａ部分の拡大図、第３図は従来装置の模式的平面図、第
４図は第３図のＢ部分の拡大図である。 １・・・半導体チップ ２・・・モジュールセル３ａ
・・・接地用のポンディングパッド ３ｂ・・・電源
用のポンディングパッド ４・・・接地配線 ５．
６・・・電源配線 ７．８・・・配線 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- （１）所定の機能を有するモジュールセルを１又は複数
箇備えた半導体集積回路において、前記モジュールセル
の電源端子、接地端子を夫々複数個設けたことを特徴と
する半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32180389A JPH03181149A (ja) | 1989-12-11 | 1989-12-11 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32180389A JPH03181149A (ja) | 1989-12-11 | 1989-12-11 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03181149A true JPH03181149A (ja) | 1991-08-07 |
Family
ID=18136588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32180389A Pending JPH03181149A (ja) | 1989-12-11 | 1989-12-11 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03181149A (ja) |
-
1989
- 1989-12-11 JP JP32180389A patent/JPH03181149A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100328906B1 (ko) | 리드프레임의리드온칩내부리드를결합하는방법및장치 | |
| JP3154579B2 (ja) | 半導体素子搭載用のリードフレーム | |
| JPH05136323A (ja) | 集積回路装置 | |
| CN206961822U (zh) | 芯片的封装结构及印刷电路板 | |
| US4947233A (en) | Semi-custom LSI having input/output cells | |
| JPH04307943A (ja) | 半導体装置 | |
| US5399904A (en) | Array type semiconductor device having insulating circuit board | |
| KR950010046B1 (ko) | 경사 주변 회로를 가진 집적회로 장치 | |
| JPS61278160A (ja) | 半導体集積回路用接続装置 | |
| JPS622628A (ja) | 半導体装置 | |
| JPH03181149A (ja) | 半導体集積回路装置 | |
| US5861667A (en) | Single end in out arrangement | |
| JPS59139660A (ja) | 半導体装置 | |
| JP2788196B2 (ja) | Ｉｃカード用ｉｃ基板 | |
| JPH06224369A (ja) | 半導体装置 | |
| JPH0770666B2 (ja) | 集積回路装置実装パツケ−ジ | |
| JPH11340272A (ja) | 半導体集積回路及び半導体集積回路装置 | |
| US6459157B1 (en) | Semiconductor device and double-sided multi-chip package | |
| JPH01114049A (ja) | サイズ可変の集積回路チップ | |
| JPS59165440A (ja) | 集積回路パツケ−ジ | |
| JPS58184735A (ja) | 集積回路チツプ | |
| JP2868630B2 (ja) | 半導体パッケージの実装構造 | |
| JPH05190674A (ja) | 半導体集積回路装置 | |
| JPH02306650A (ja) | 半導体装置 | |
| JP2555991B2 (ja) | パッケージ |