JPH03181195A - 配線基板の製造方法 - Google Patents
配線基板の製造方法Info
- Publication number
- JPH03181195A JPH03181195A JP31889089A JP31889089A JPH03181195A JP H03181195 A JPH03181195 A JP H03181195A JP 31889089 A JP31889089 A JP 31889089A JP 31889089 A JP31889089 A JP 31889089A JP H03181195 A JPH03181195 A JP H03181195A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- hole
- resist
- forming
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
コンピュータ等に用いられるＩＣを搭載する配線基板の
製造方法に関し、 層間接続の高密度化及びスルーホール部の平坦化を可能
とすることを目的とし、 有機絶縁塗料を用いて層間絶縁層を形成する工程と、上
記層間絶縁層にドライエツチングによりバイア用の孔を
形成する工程と、上記層間絶縁層上に無電解めっきによ
り金属被膜を形成する工程と、上記金属被膜上のバイア
用の孔以外の部分をレジストでマスクする工程と、上記
金属被膜を電極にして電気めっきし、バイア用の孔内に
めっき金属を析出させて鎖孔を埋め、もし鎖孔より析出
金属が突出した部分があればウェットエツチングにより
突出部を除去して層間絶縁層表面と一致するように平坦
化してバイアを形成する工程と、上記バイアに接続して
上部導体を形成する工程と、を少なくとも含んで構成す
る。
製造方法に関し、 層間接続の高密度化及びスルーホール部の平坦化を可能
とすることを目的とし、 有機絶縁塗料を用いて層間絶縁層を形成する工程と、上
記層間絶縁層にドライエツチングによりバイア用の孔を
形成する工程と、上記層間絶縁層上に無電解めっきによ
り金属被膜を形成する工程と、上記金属被膜上のバイア
用の孔以外の部分をレジストでマスクする工程と、上記
金属被膜を電極にして電気めっきし、バイア用の孔内に
めっき金属を析出させて鎖孔を埋め、もし鎖孔より析出
金属が突出した部分があればウェットエツチングにより
突出部を除去して層間絶縁層表面と一致するように平坦
化してバイアを形成する工程と、上記バイアに接続して
上部導体を形成する工程と、を少なくとも含んで構成す
る。
本発明はコンピュータ等ＩＣの高密度実装を必要とする
装置に用いられる配線基板の製造方法に関する。
装置に用いられる配線基板の製造方法に関する。
近年、コンピュータは高速化に進んでおり、これに伴っ
て配線基板はより短い配線長が要求されている。このた
め多層配線基板では密度の高い層間接続を行なう必要が
ある。
て配線基板はより短い配線長が要求されている。このた
め多層配線基板では密度の高い層間接続を行なう必要が
ある。
従来の多層配線基板は第２図に示すように、基板■に下
部導体２と層間絶縁層３と上部導体４が設けられ、下部
導体２と上部導体４とは層間絶縁層３に設けられた穴（
スルーホール）で電気的に接続される構成をとっている
。
部導体２と層間絶縁層３と上部導体４が設けられ、下部
導体２と上部導体４とは層間絶縁層３に設けられた穴（
スルーホール）で電気的に接続される構成をとっている
。
そして、この多層配線基板の作成は、層間絶縁層３に感
光性ポリイミドを用い層間接続用のスルーホールを開け
、スパックにて薄膜を形成してバターニングしたり、必
要に応じて電気めっきを行なって上部導体４を形成して
いる。
光性ポリイミドを用い層間接続用のスルーホールを開け
、スパックにて薄膜を形成してバターニングしたり、必
要に応じて電気めっきを行なって上部導体４を形成して
いる。
上記従来の多層配線基板の製造方法では、感光性ポリイ
ミドを用いて開孔すると、上部が開いた円錐状となり、
下部導体との必要接触面積の２倍の直径の穴が層間絶縁
層３の表面に形成されるため高密度配線を行なうには下
部導体２と上部導体４との接触面積を小さくしなければ
ならず、電気抵抗の増大や信頼性が低下する。このため
、スルーホールの底部の接触面積は同じにして層間絶縁
層上部の面積を小さくする（即ちテーパーをつけず垂直
な孔とする）必要があるが、上部導体形成用の薄膜スパ
ッタ等では垂直なスルーホール部壁面には金属薄膜が付
着せず、層間絶縁層を介した上下導体層の接続ができな
いという問題が生ずる。
ミドを用いて開孔すると、上部が開いた円錐状となり、
下部導体との必要接触面積の２倍の直径の穴が層間絶縁
層３の表面に形成されるため高密度配線を行なうには下
部導体２と上部導体４との接触面積を小さくしなければ
ならず、電気抵抗の増大や信頼性が低下する。このため
、スルーホールの底部の接触面積は同じにして層間絶縁
層上部の面積を小さくする（即ちテーパーをつけず垂直
な孔とする）必要があるが、上部導体形成用の薄膜スパ
ッタ等では垂直なスルーホール部壁面には金属薄膜が付
着せず、層間絶縁層を介した上下導体層の接続ができな
いという問題が生ずる。
また従来法ではスルーホール部に層間絶縁層の厚み分の
段差を生ずるが、多層化時にその段差を埋めることが困
難であるという問題もある。
段差を生ずるが、多層化時にその段差を埋めることが困
難であるという問題もある。
本発明は上記従来の問題点に鑑み、層間接続の高密度化
及びスルーホール部の平坦化を可能とした配線基板の製
造方法を提供することを目的とす−る。
及びスルーホール部の平坦化を可能とした配線基板の製
造方法を提供することを目的とす−る。
上記目的を達成するために本発明の配線基板の製造方法
では、有機絶縁塗料を用いて層間絶縁層１２を形成する
工程と、上記層間絶縁層１２にドライエツチングにより
バイア用の孔１４を形成する工程と、上記層間絶縁層１
２上に無電解めっきにより金属被膜１５を形成する工程
と、上記金属被膜１５上のバイア用の孔１４以外の部分
をレジスト１６でマスクする工程と、上記金属被膜１５
を電極にして電気めっきし、バイア用の孔１４内にめっ
き金属を析出させて該バイア用の孔１４を埋め、もし該
バイア用の孔１４より析出金属が突出した部分があれば
ウェットエツチングにより突出部を除去して層間絶縁層
１２表面と一致するように平坦化してバイア１７を形成
する工程と、上記バイア１７に接続して上部導体１８を
形成する工程と、を少なくとも含んで成ることを特徴と
する。
では、有機絶縁塗料を用いて層間絶縁層１２を形成する
工程と、上記層間絶縁層１２にドライエツチングにより
バイア用の孔１４を形成する工程と、上記層間絶縁層１
２上に無電解めっきにより金属被膜１５を形成する工程
と、上記金属被膜１５上のバイア用の孔１４以外の部分
をレジスト１６でマスクする工程と、上記金属被膜１５
を電極にして電気めっきし、バイア用の孔１４内にめっ
き金属を析出させて該バイア用の孔１４を埋め、もし該
バイア用の孔１４より析出金属が突出した部分があれば
ウェットエツチングにより突出部を除去して層間絶縁層
１２表面と一致するように平坦化してバイア１７を形成
する工程と、上記バイア１７に接続して上部導体１８を
形成する工程と、を少なくとも含んで成ることを特徴と
する。
本発明方法は層間絶縁層１２にドライエツチングにより
バイア用の孔１４を形成するため、その孔の壁面は垂直
となり、孔の上部が広がらないため、高密度にバイアを
配置して形成することができる。
バイア用の孔１４を形成するため、その孔の壁面は垂直
となり、孔の上部が広がらないため、高密度にバイアを
配置して形成することができる。
またバイア用の孔１４内には電気めっきによりバイア１
７を形成するのでその上部を平坦化でき、中間絶縁層１
２との間に生ずる段差の発生を防止することができる。
７を形成するのでその上部を平坦化でき、中間絶縁層１
２との間に生ずる段差の発生を防止することができる。
第１図は本発明の詳細な説明するための図であり、（ａ
）〜（ｅ）はその工程を示す図である。
）〜（ｅ）はその工程を示す図である。
本実施例は先ず第１図（ａ）に示すように下部導体１０
が形成された基板１１上にポリイミド樹脂を塗布し、焼
成硬化して中間絶縁層１２を形成する。
が形成された基板１１上にポリイミド樹脂を塗布し、焼
成硬化して中間絶縁層１２を形成する。
次に同図（ｂ）に示すようにバイア用の孔を形成する孔
を有するＡｆメタル又レジスト１３をマスクにしてリア
クティブエツチングによりバイア用の孔１４を形成する
。この場合、孔１４はその壁が垂直となるようにエツチ
ングされる。次レジスト１３を除き同図（Ｃ）に示すよ
うに全面に無電解めっきにてＮｉ １５を付着させる。
を有するＡｆメタル又レジスト１３をマスクにしてリア
クティブエツチングによりバイア用の孔１４を形成する
。この場合、孔１４はその壁が垂直となるようにエツチ
ングされる。次レジスト１３を除き同図（Ｃ）に示すよ
うに全面に無電解めっきにてＮｉ １５を付着させる。
次に同図（ｄ）に示すようにレジスト１６でバイア用の
孔１４以外を覆う様にバターニングしたのち、前記Ｎ１
膜１５を電極としてＣｕの電解めっきを行ないバイア１
７を形成しレジスト１６を除去する。この場合Ｃｕめっ
きしたバイア１７が層間絶縁層１２の表面から突出した
場合はエツチング等により突出部分を除去して平坦化す
る。最後に同図（ｅ）に示すように上部導体１８を形成
する。以上の（ａ）〜（ｅ）の工程を繰返すことによっ
て多層化を行なうのである。なお前記（Ｃ）の工程の無
電解めっきの前に０２プラズマにより有機物の除去及び
表面を多少荒らすという工程を加えても良い。
孔１４以外を覆う様にバターニングしたのち、前記Ｎ１
膜１５を電極としてＣｕの電解めっきを行ないバイア１
７を形成しレジスト１６を除去する。この場合Ｃｕめっ
きしたバイア１７が層間絶縁層１２の表面から突出した
場合はエツチング等により突出部分を除去して平坦化す
る。最後に同図（ｅ）に示すように上部導体１８を形成
する。以上の（ａ）〜（ｅ）の工程を繰返すことによっ
て多層化を行なうのである。なお前記（Ｃ）の工程の無
電解めっきの前に０２プラズマにより有機物の除去及び
表面を多少荒らすという工程を加えても良い。
以上の本実施例によればバイア１７によって下部導体１
０と上部導体１８とを電気的に接続することができる。
０と上部導体１８とを電気的に接続することができる。
また、本実施例は層間絶縁層１２にドライエツチングに
よりバイア用の孔１４を形成するため、その孔の壁面は
垂直となり、孔の上部が広がらないため、高密度にバイ
アを配置して形成することができる。さらにバイア用の
孔１４内には電気めっきによりバイア１７を形成するの
でその上部を平坦化でき、中間絶縁層■２との間に生ず
る段差の発生を防止することができる。
よりバイア用の孔１４を形成するため、その孔の壁面は
垂直となり、孔の上部が広がらないため、高密度にバイ
アを配置して形成することができる。さらにバイア用の
孔１４内には電気めっきによりバイア１７を形成するの
でその上部を平坦化でき、中間絶縁層■２との間に生ず
る段差の発生を防止することができる。
以上説明した様に本発明によれば、小さな直径のバイア
を用いても上下の導体は確実に接続され、バイアの上部
も平坦化しているため高密度な配線が可能となり、且つ
多層化も容易となる。
を用いても上下の導体は確実に接続され、バイアの上部
も平坦化しているため高密度な配線が可能となり、且つ
多層化も容易となる。
第１図は本発明の詳細な説明するための図、第２図は従
来の多層配線基板を示す図である。 図において、 １０は下部導体、 １１は基板、 １２は層間絶縁層、 １３．１６はレジスト、 １４はバイア用の孔、 １５はＮｉ膜、 １７はバイア、 １８は上部導体 を示す。
来の多層配線基板を示す図である。 図において、 １０は下部導体、 １１は基板、 １２は層間絶縁層、 １３．１６はレジスト、 １４はバイア用の孔、 １５はＮｉ膜、 １７はバイア、 １８は上部導体 を示す。
Claims (1)
- １．有機絶縁塗料を用いて層間絶縁層（１２）を形成す
る工程と、 上記層間絶縁層（１２）にドライエッチングによりバイ
ア用の孔（１４）を形成する工程と、上記層間絶縁層（
１２）上に無電解めっきにより金属被膜（１５）を形成
する工程と、 上記金属被膜（１５）上のバイア用の孔（１４）以外の
部分をレジスト（１６）でマスクする工程と、上記金属
被膜（１５）を電極にして電気めっきし、バイア用の孔
（１４）内にめっき金属を析出させて該バイア用の孔（
１４）を埋め、もし該バイア用の孔（１４）より析出金
属が突出した部分があればウェットエッチングにより突
出部を除去して層間絶縁層（１２）表面と一致するよう
に平坦化してバイア（１７）を形成する工程と、 上記バイア（１７）に接続して上部導体（１８）を形成
する工程と、 を少なくとも含んで成ることを特徴とする配線基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31889089A JPH03181195A (ja) | 1989-12-11 | 1989-12-11 | 配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31889089A JPH03181195A (ja) | 1989-12-11 | 1989-12-11 | 配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03181195A true JPH03181195A (ja) | 1991-08-07 |
Family
ID=18104109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31889089A Pending JPH03181195A (ja) | 1989-12-11 | 1989-12-11 | 配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03181195A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359468A (ja) * | 2001-05-31 | 2002-12-13 | Toppan Printing Co Ltd | フィルドビア構造を有する多層プリント配線板及びその製造方法 |
| JP2010192478A (ja) * | 2009-02-13 | 2010-09-02 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP4817147B2 (ja) * | 2004-07-24 | 2011-11-16 | ゼー フン シム | 不織布ループシート及びその製造方法 |
-
1989
- 1989-12-11 JP JP31889089A patent/JPH03181195A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359468A (ja) * | 2001-05-31 | 2002-12-13 | Toppan Printing Co Ltd | フィルドビア構造を有する多層プリント配線板及びその製造方法 |
| JP4817147B2 (ja) * | 2004-07-24 | 2011-11-16 | ゼー フン シム | 不織布ループシート及びその製造方法 |
| JP2010192478A (ja) * | 2009-02-13 | 2010-09-02 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| US8389406B2 (en) | 2009-02-13 | 2013-03-05 | Lapis Semiconductor Co., Ltd. | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8277668B2 (en) | Methods of preparing printed circuit boards and packaging substrates of integrated circuit | |
| JP3382096B2 (ja) | バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法 | |
| CA2160501C (en) | Laminar stackable circuit board structure and manufacture | |
| US5369881A (en) | Method of forming circuit wiring pattern | |
| EP0457501B1 (en) | Method of manufacturing a multilayer wiring board | |
| JPH11509990A (ja) | 電気回路の上に隆起した金属接点を作成する方法 | |
| KR20050085961A (ko) | 인쇄된 배선판 및 이의 제조 방법 | |
| JP2009283739A (ja) | 配線基板および配線基板の製造方法 | |
| US6350365B1 (en) | Method of producing multilayer circuit board | |
| US20040187310A1 (en) | Method of using micro-contact imprinted features for formation of electrical interconnects for substrates | |
| JPH04283992A (ja) | プリント回路基板の製造方法 | |
| US5733468A (en) | Pattern plating method for fabricating printed circuit boards | |
| KR100333775B1 (ko) | 전기 절연 지지대상에 금속 전도체 모델을 형성하기 위한 방법 | |
| JPH0746755B2 (ja) | 多層薄膜構造の製造方法 | |
| JPH03181195A (ja) | 配線基板の製造方法 | |
| JPH0240233B2 (ja) | ||
| KR20020026849A (ko) | 범프가 부착된 배선회로 기판 및 그 제조방법 | |
| CN100505195C (zh) | 集成电路封装基板的实心导电过孔成形方法 | |
| CN211457534U (zh) | 微细层间线路结构 | |
| TWI505759B (zh) | 印刷電路板及其製造方法 | |
| KR100726238B1 (ko) | 다층 인쇄회로기판 제조방법 | |
| TWI808706B (zh) | 電路板結構的製作方法及所製成的電路板結構 | |
| US8772647B1 (en) | Single-cap via-in-pad and methods for forming thereof | |
| TWI690249B (zh) | 微細層間線路結構及其製法 | |
| TWI394246B (zh) | 封裝基板及其製法 |