JPH0746755B2 - 多層薄膜構造の製造方法 - Google Patents

多層薄膜構造の製造方法

Info

Publication number
JPH0746755B2
JPH0746755B2 JP3504903A JP50490391A JPH0746755B2 JP H0746755 B2 JPH0746755 B2 JP H0746755B2 JP 3504903 A JP3504903 A JP 3504903A JP 50490391 A JP50490391 A JP 50490391A JP H0746755 B2 JPH0746755 B2 JP H0746755B2
Authority
JP
Japan
Prior art keywords
layer
dielectric
opening
polymeric material
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3504903A
Other languages
English (en)
Other versions
JPH05509198A (ja
Inventor
チャング、ケネス
ツーンジ、ジョージ
ファーク、ムクタ、シャージ
クマー、アナンダ、ホサカーレ
ピッツレー、マヴィン、エス．
ステイーメル、ヘインズ、オットー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05509198A publication Critical patent/JPH05509198A/ja
Publication of JPH0746755B2 publication Critical patent/JPH0746755B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/085—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/0886—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving forming a via in a via-level dielectric prior to deposition of a trench-level dielectric
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/0888—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures wherein via-level dielectrics are compositionally different than trench-level dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 ［発明の背景］ 本発明は、微小電子装置および半導体装置のパッケージ
ングの分野に関するものであり、詳細には、バイアとカ
スタム配線面、またはキャプチャ・パッド、技術変更パ
ッド等の他のフィーチャの交互層を有する多層薄膜配線
構造に関するものである。
コンピュータ用の微小電子装置製造の分野では、部品の
高速化の要求が高まっている。半導体自体が速度を高め
るために常に改良されている。しかし、処理時間の半分
は相互接続および電力分配回路にとられると考えられ
る。したがって、電子パッケージにおける遅延は、装置
の速度に劣らず全体の処理時間にとって重要である。
高性能アプリケーション用の代表的な電子パッケージ
は、上面に半導体装置を取り付けた多層セラミック（ML
C）基板からなる。基板底面には、通常カードまたは回
路板を接続するための入出力ピンがある。パッケージに
固有の処理の遅延は、MLC基板上面の薄膜配線構造を使
用することによって著しく減少することが知られてい
る。
これらの薄膜配線構造を製造するために様々な実施例が
提案されている。これらのすべてに共通すると考えられ
るのは、導電性メタライゼーションが、一度に１層ずつ
付着されることである。すなわち、バイアを有する第１
の層を形成した後、バイアと電電気的に接触する配線ま
たはキャプチャ・パッドを有する第２の層を形成する。
このように１層ずつ付着させる方法は、連続性、信頼
性、および収率に重大な問題がある。さらに重要なこと
は、１層ずつ付着させる方法の最大の欠点は、単一の薄
膜配線層でも形成するのに必要な処理工程が多いことで
ある。実際に、１つまたは複数の薄膜配線層を有する多
層構造を１層ずつ付着させる方法で形成するのはたいへ
んな作業である。
米国特許第4944836号明細書には、１層ずつ付着させる
方法の例が開示されている。第４図では、３層構造が形
成される。各層は、誘電層を付着させ、トレンチをパタ
ーン形成した後、トレンチに誘電性材料を充填すること
によって形成される。誘電性材料は、スパッタリング、
化学蒸着、または電気メッキで付着させることができ
る。その後、層を化学機械研磨技術により平坦化する。
これで、この層は第２の層を形成する準備ができてい
る。
同様なプロセスが、ショウ（Shaw）他の論文“Photosen
sitive Glass For Producing Recessed Metallurgy,eli
minating Need For Planarization"、IBMテクニカル・
ディスクロージャ・ブルテン、Vo1.26、No.3A、1983年
８月、p.1094に開示されている。この文献では、パター
ン形成のために感光性ガラスが使用される。
米国特許出願第399058号明細書には、単層パターンを感
光性ポリイミド中に形成することが開示されている。金
属を、適当な技術（たとえば真空蒸着、電気メッキ等）
により、パターンとしてポリイミド上に付着する。過剰
な金属は機械加工型の平坦化技術によって除去される。
米国特許第4622058号明細書には、各単層がガラスであ
り、それが後で焼成される、１層ずつ付着させる方法が
開示されている。パターンは、この場合はステップ・シ
ョルダ付きのバイアスであり、ガラスを融除して形成さ
れる。その後、金属をバイア中に付着させる。
米国特許第4789648号明細書には、半導体装置上に二重
バイア配線チャネルを形成する方法が開示されている。
この構造は、最初に第１および第２の絶縁層、たとえば
石英を付着させた後、第１の層のバイアを、第２の層に
配線チャネルをエッチングする。この多層構造を、コン
フォーマル・メタライゼーション技術によってメタライ
ズした後、化学機械式研磨を行う。
米国特許第4572764号および第4631111号明細書には、２
層の感光性重合体材料を使用して、多層構造を形成する
方法が記載されている。第4572764号明細書では、２層
の重合体材料を個々に像に従って露光し現像するが、第
4631111号明細書では、２層の重合体材料を同時に像に
従って露光し現像する。いずれの場合も、このようにし
て形成したパターンを無電解メッキにより選択的にメタ
ライズする。このパターンは、パターンの深さを充填す
るまでにはメッキされないので、あとの材料除去の工程
が必要でない。
これらの多層薄膜構造に関するこれまでの努力にもかか
わらず、このような構造を形成するための工程の改善が
なお要求されている。この改良された工程は、複雑でな
く、収率が高いものでなければならない。
したがって、本発明の目的は、改良された多層薄膜構造
の製造工程を提供することにある。
本発明の上記および他の目的は、下記の説明を図面と共
に参照すればさらに明らかになるであろう。
［発明の要約］ 本発明の目的は、本発明の一つの方法によって達成され
る。
この方法は、導電性接続パッドを表面上に有する誘電体
基板上に、上記導電性接続パッドに接続するバイア導体
を有する誘電体重合材料の第１の層及び上記バイア導体
に接続する配線導体を有する誘電体重合材料の第２の層
を形成する方法であって、 （ａ）上記誘電体基板上に、上記導電性接続パッドに整
列されそして上記バイア導体が充填されるための第１開
孔を有する上記誘電体重合材料の第１の層、及び上記第
１開孔を露出し該第１開孔よりも大きくて上記配線導体
が充填されるための第２開孔を有する上記誘電体重合材
料の第２の層を形成する工程と、 （ｂ）上記第１開孔により露出された上記導電性接続パ
ッドの表面、上記第１開孔の側壁、上記第２開孔により
露出された上記第１の層の表面、上記第２開孔の側壁、
及び上記第２の層の表面に導電性材料のシード層を付着
する工程と、 （ｃ）上記シード層上に、上記第１の層の厚さと上記第
２の層の厚さの合計以上の厚さを有し上記バイア導体及
び上記配線導体として働く導電性材料の層をメッキによ
り付着する工程と、 （ｄ）上記第２の層の表面上の上記シード層を除去する
深さまで、上記導電性材料の層の側から該導電性材料の
層及び上記シード層を平坦的に研磨する工程とを含む。
そして、上記導電性材料のシード層が、パラジウムとニ
ッケル又はコバルトを含む。
そして、上記導電性のシード層が、クロムと銅を含む。
そして、上記誘電体重合材料の第２の層が感光性であ
り、 上記工程（ａ）が、 上記誘電体基板上に上記誘電体重合材料の第１の層を付
着する工程と、 該誘電体重合材料の第１の層上に上記誘電体重合材料の
第２の層を付着する工程と、 露光マスクを用いて上記誘電体重合材料の第２の層に上
記第２の開孔を形成する工程と、 上記誘電体重合材料の第１の層に上記第１の開孔を形成
する工程とを含む。
そして、上記誘電体重合材料の第１の層及び上記誘電体
重合材料の第２の層が感光性であり、 上記工程（ａ）が、 上記誘電体基板上に上記誘電体重合材料の第１の層を付
着する工程と、 露光マスクを用いて上記誘電体重合材料の第１の層に上
記第１の開孔を形成する工程と、 上記誘電体重合材料の第１の層上に、上記誘電体重合材
料の第２の層を付着する工程と、 露光マスクを用いて上記誘電体重合材料の第２の層に上
記第２開孔を形成する工程とを含む。
本発明の目的は、本発明の他の方法により達成される。
この方法は、導電性接続パッドを表面上に有する誘電体
基板上に、上記導電性接続パッドに接続するバイア導体
を有する誘電体重合材料の第１の層及び上記バイア導体
に接続する配線導体を有する誘電体重合材料の第２の層
を形成する方法であって、 （ａ）上記誘電体基板上に、上記導電性接続パッドに整
列されそして上記バイア導体が充填されるための第１開
孔を有する上記誘電体重合材料の第１の層、及び上記第
１開孔を露出し該第１開孔よりも大きくて上記配線導体
が充填されるための第２開孔を有する上記誘電体重合材
料の第２の層を形成する工程と、 （ｂ）上記第１開孔により露出された上記導電性接続パ
ッドの表面、上記第１開孔の側壁、上記第２開孔により
露出された上記第１の層の表面、上記第２開孔の側壁、
及び上記第２の層の表面に導電性材料のシード層を付着
する工程と、 （ｃ）上記第２の層上の上記シード層を除去する深さま
で、該シード層の側から該シード層を平坦的に研磨する
工程と、 （ｄ）上記シード層で覆われた上記第１開孔及び第２開
孔内に上記バイア導体及び上記配線導体として働く導電
性材料をメッキにより付着する工程とを含む。
そして、上記導電性材料のシード層が、パラジウムとニ
ツケル又はコバルトを含む。
そして、上記導電性のシード層が、クロムと銅を含む。
そして、上記誘電体重合材料の第２の層が感光性であ
り、 上記工程（ａ）が、 上記誘電体基板上に上記誘電体重合材料の第１の層を付
着する工程と、 該誘電体重合材料の第１の層上に上記誘電体重合材料の
第２の層を付着する工程と、 露光マスクを用いて上記誘電体重合材料の第２の層に上
記第２の開孔を形成する工程と、 上記誘電体重合材料の第１の層に上記第１の開孔を形成
する工程とを含む。
そして、上記誘電体重合材料の第１の層及び上記誘電体
重合材料の第２の層が感光性であり、 上記工程（ａ）が、 上記誘電体基板上に上記誘電体重合材料の第１の層を付
着する工程と、 露光マスクを用いて上記誘電体重合材料の第１の層に上
記第１の開孔を形成する工程と、 上記誘電体重合材料の第１の層上に、上記誘電体重合材
料の第２の層を付着する工程と、 露光マスクを用いて上記誘電体重合材料の第２の層に第
２開孔を形成する工程とを含む。
［図面の簡単な説明］ 第1A図ないし第1G図は、従来の技術による典型的な多層
薄膜構造の製造方法を示す概略図である。
第2A図ないし第2E図は、本発明による多層薄膜構造の製
造方法を示す概略図である。
第3A図ないし第3E図は、本発明による多層薄膜構造の代
替製造方法を示す概略図である。
第4A図ないし第4C図は、第2D図および第3D図の構造にメ
タライゼーションを付着させる、本発明による好ましい
方法を示す概略図である。
［発明の詳細な説明］ 図面、特に第１図を参照して、多層薄膜構造10を製造す
るための従来の技術による方法について概説する。たと
えば、バイアを含む層と、配線を含む別の層からなる薄
膜配線レベルを形成したいものとする。
第1A図に、キャプチャ・パッド14を有する多層セラミッ
ク（MLC）基板12を示す。通常はキャプチャ・パッドを
基板の内部配線に接続することになるバイアは図示され
ていない。基板12の上面に、絶縁（誘電）性有機材料の
層16が付着されている。この有機材料は、たとえばスプ
レイまたはスピン・コーティングによって付着させるこ
とができる。使用する代表的な有機材料は、ポリイミド
である。
有機材料を付着させた後、次の工程はバイアの形成の開
始である。第1B図では、キャプチャ・パッドの上の有機
材料を選択的に除去して、バイア用の開口18を形成す
る。材料除去の好ましい方法は、誘電体マスクを使用し
たレーザ融除によるものである。同じ目的に、O2プラズ
マ・エッチング技術を利用することもできる。
次に、通常蒸着法によってバイア中に金属を付着させ
る。蒸着法により金属がバイア中と同時に有機材料の上
面にもブランケット付着するので、不必要な金属を除去
するとともに構造を次の工程にかけることができるよう
にするために、平坦化工程が必要である。平坦化は、た
とえば化学機械式研磨によって容易に行うことができ
る。第1C図は、金属付着および平坦化後の構造10であ
り、バイア20だけに金属が付着していることを示してい
る。有機材料16は、最終構造の一部として残る。
次に、配線を形成することが望ましいが、これはリフト
オフ構造によって行なわれる。有機材料16の上面に、フ
ォトレジスト22を付着させる。フォトレジストはネガテ
ィブでもポジティブでもよい。フォトレジストを像に従
って露光し現像して、第1D図に示すように、バイア20と
連絡する開口24と、もうひとつの開口26を形成する。開
口24、26はそれぞれ、最終的に別々の配線を含むことに
なる。
その後、レジスト22の上、および開口24、26中に金属を
（この場合も蒸着により）付着させる。レジストを、レ
ジストの上面の不必要な金属と共に「リフトオフ」する
と、第1E図に示すように、配線28、30が残る。
第1F図に示すように、有機材料の第１の層16および配線
28、30の上に絶縁性有機材料の第２の層32を（たとえば
プレイまたはスピン・コーティングにより）付着させ
る。
最後に、構造10をたとえば化学機械式研磨により、また
は他の平坦化技術によって平坦化すると、第1G図に示す
構造が得られる。
この従来技術の方法に見られるように、金属の各層を一
度に１層ずつ付着させるので、各層ごとに金属付着工程
および平坦化工程が必要である。このような薄膜多層構
造のための処理工程の少なくともいくつかを省略するこ
とが非常に望ましい。工程を省略すると、処理時間およ
び費用が減少するだけでなく、収率も高まるので、有利
である。各処理工程の収率は通常100％未満だからであ
る。
本発明は、図を参照することによりさらに明らかになろ
う。本発明の１態様を、第２図に示す。基板42上に多層
薄膜構造を形成することが望まれる。この基板は、前の
配線レベルまたは多層セラミック基板でよい。例示のた
め、以下では基板42は多層セラミック（MLC）基板であ
ると仮定するが、これに限定されるものではない。MLC
基板は、アルミナ、アルミナ＋ガラス、ムライト、菫青
石ガラス・セラミック、ホウケイ酸ガラスなど、様々な
材料から選択することができる。
基板42上に、通常はバイア（図示せず）を介して基板の
内部配線に接続することになるキャプチャ・パッド44が
ある。基板42とキャプチャ・パッド44の上面に、（たと
えばスプレイまたはスピン・コーティングにより）絶縁
性すなわち誘電性重合材料の第１の層46が付着されてい
る。次に、この層を通常は簡単な機械式研磨工程によっ
て平坦化すると、第2A図に示す構造が得られる。
次に、第2B図に示すように、重合体材料の第１の層46の
上に、誘電性重合体材料の第２の層48を付着させる。た
だし、重合体材料の第２の層48は感光性であるが、本発
明の一実施例では、第１の層46は感光性ではない。重合
体材料の第２の層48も、必要なら平坦化する。
重合体材料の第２の層48を像に従って露光し現像する
と、第2C図に示す多層構造40が得られる。この多層構造
40は、配線用の開口またはチャネル50、52を有する。開
口50は、配線用ではなくて、最終的に他の配線レベル用
のキャプチャ・パッド、技術変更パッド、またはチップ
接続パッドを含むこともできる。
ここでは、第2D図に示すように、重合体材料の第１の層
46は、開口50に連絡するバイア開口54を含むように変更
されている。開口54は適当な方法で形成することができ
るが、米国特許出願第924480号明細書に開示されるよう
に、誘電体マスクを使用するレーザ融除が好ましい。反
応性イオン・エッチングも可能である。
最後に、配線開口またはチャネル50、52およびバイア開
口54を、導電性材料で充填した後、第2E図に示すよう
に、構造40を平坦化する。同様に、配線開口50およびバ
イア開口54を、配線56とバイア58との間に境界が存在し
ないように導電性材料で充填する。すなわち、配線56と
バイア58は、均一のまたは一体の集塊を形成する。もち
ろん、開口52を同時に充填して、配線60を形成する。充
填と、その後の平坦化の好ましい方法については、後で
詳細に説明する。ここでは、配線開口50およびバイア開
口54が同時に充填されるために、就中、処理工程が減る
ことを述べるだけに留めておく。
第１の層46および第２の層48として、様々な誘電体重合
材料を選択することができる。特に好ましい重合体材料
はポリイミドであるが、ポリイミドと同等の熱安定性、
接着性、誘電率、および耐溶剤性を有する高温重合体も
本発明の目的に適している。
本発明に有用なポリイミドには、BPDA−PDA、BPDA−OD
A、およびBTDA−ODA型のポリイミドなどがある。ポリイ
ミドは、必要があれば事前にイミド化することもでき
る。ポリアミン酸、たとえばPMDA−ODA型のエステルも
適している。後者の例としては、米国特許第4849501号
明細書を参照されたい。より新しいポリイミドには、フ
ッ素化ポリイミド、シリコンとポリイミドの共重合体、
およびアセチレンを末端基とするポリイミドがある。感
光性ポリイミドには、チバ・ガイギー社の412ポリイミ
ドなど、BTDA重合体を主成分とする、ｉ線に活性な感光
性ポリイミド、旭化成の6246Aポリイミドなど、PMDA−E
TDA/ODA共重合体を主成分とする、ｇ線に活性な感光性
ポリイミド、東レの4840ポリイミドなど、BTDA−ODA重
合体を主成分とする、ｇ線に活性な感光性ポリイミド、
日立化成のPIQシリーズのポリイミドなど、BPDA−ODA重
合体を主成分とする。ｇ線に活性なポリイミド、デュポ
ン社のピラリン化学構造に基づくｇ線に活性なポリイミ
ドがある。非ポリイミド重合体材料には、ベンゾシクロ
ブテンを主体とする樹脂、ポリキノリン、およびフッ素
化ポリキノリンがある。上記の重合体材料のリストは、
例示のためのものであり、これらに限定されるものでは
ない。
本発明の他の態様を、第３図に示す。第3A図では、誘電
体重合材料の第１の層74を、基板72およびキャプチャ・
パッド76上に付着させる。この場合も、例示のため、基
板72はMLC基板とするが、これに限定されるものではな
い。本発明のこの実施例では、重合体材料74は感光性で
あり、感光性ポリイミドであることが好ましい。必要な
ら、重合体材料を通常簡単な機械式研磨で平坦化するこ
とができる。これは誘電体材料の製造に用いる重合体の
化学構造によって得られる平坦化度に応じて決まる。
次に、重合体材料の第１の層74を像に従って露光し現像
して、第3B図に示すように、部分的にキャプチャ・パッ
ド76が露出したバイア開口78を形成する。
次に、感光性重合体材料の第１の層74の上とバイア開口
78の中に、感光性重合体材料の第２の層80を付着させ
る。必要なら、第２の層87も平坦化してもよい。ここま
で得られた多層構造70を第3C図に示す。
次に、感光性重合材料の第２の層80を像に従って露光し
現像して、第3D図に示すような配線開口、すなわちチャ
ネル82、84を形成する。この場合も、開口82は、配線用
ではなく、キャプチャ・パッド、エンジニアリング・パ
ッド等用のものでもよい。。例示のため、開口82は配線
用のものと仮定するが、これに限定するものではない。
次に、上記の実施例（第2E図）と同様に、配線開口すな
わちチャネル82、84、およびバイア開口78を同時に導電
性材料で充填する。第3E図を参照すると、平坦化後の多
層構造70は、バイア86および配線88、90を含んでいる。
本発明の方法により、バイア86と配線88との間に境界は
ない。
多層構造を導電性材料で充填する方法について説明す
る。第１図に示すような薄膜多層構造を充填する従来技
術による方法では、バイア開口および配線開口すなわち
チャネルは、スパッタリングまたは真空蒸着法によって
充填していた。この方法は本質的に悪い所はなく、実際
に本発明でも使用することができるが、本発明の発明者
は、多層構造をメッキによって充填するのが好ましいこ
とを発見した。
次に、第４図、特に第4A図を参照すると、本発明によっ
て形成した多層構造100が示されている。この議論で
は、第4A図に示す構造を形成するのに、第２図および第
３図に示す方法のいずれを使用するかは重要ではない。
多層構造100は、基板102、キャプチャ・パッド104、重
合体材料の第１の層106、および重合体材料の第２の層1
08を有する。第１の層106にはバイア開口110があり、第
２の層108には配線開口すなわちチャネル112、114があ
る。配線開口112は、バイア開口110と連絡している。第
２の層108は、平坦で均一な表面を形成するために、あ
らかじめ平坦化しておくことが望ましい。最初に、第２
の層108の表面上、バイア開口110および配線開口112、1
14の中にシード層116を付着させる。シード層116は、第
２の層108の、バイア開口110および配線開口112、114の
表面全体をコンフォーマルに連続的にコーティングする
ことが好ましい。その理由はすぐ後で明らかになろう。
シード層は２つの方法のいずれかで形成することができ
る。第１に、シード層をスパッタリングまたは真空蒸着
で形成することができる。この場合、シード層は、実際
に約200Åの厚みのクロム接着層と、約２μｍの銅の層
を含む。別法として、最初に厚み約100Åのパラジウム
の接着層を無電解メッキした後、約2000〜5000Åのニッ
ケルまたはコバルトの層を無電解メッキして、シード層
を形成することもできる。
その後、第4B図に示すように、シード層116の上に、そ
れよりずっと厚い導電性材料の層118を付着させる。た
とえば、この厚い層は、約17μｍであるが、もちろん重
合体材料の第１および第２の層の厚みに応じて変わるこ
とが分かった。すなわち、厚い層118は、配線チャネル1
12、114を完全に充填するため、少なくとも第１の層106
および第２の層108の合計と同じ厚さに（好ましくはこ
れより幾分厚く）する必要がある。層118は、通常のス
パッタリングまたは真空蒸着によって付着させることが
できる。しかし、層118は、無電解メッキまたは電気メ
ッキによってシード層116の上に形成することが好まし
い。シード層はすでにコンフォーマルで連続的であるた
め、その後で、好ましくは銅である厚い層118を電気メ
ッキすることは容易である。
シード層116と層118はブランケット付着されているの
で、メタライゼーションが必要でない区域をマスクする
必要がないことは留意されたい。不必要なメタライゼー
ションの除去は、本発明の方法では次の工程で行う。
次に、過剰なまたは不要の導電性材料、すなわち第２の
層108を被覆する材料を、平坦化法によって除去する。
好ましい平坦化法は、化学機械式研磨および高精度の機
械式研磨技術である。これらの平坦化技術は、上記の米
国特許第4702792号ならびに第4954142号明細書、米国特
許出願第481941号明細書、および上記の米国特許出願明
細書に開示されている。得られた平坦化された構造は、
第4C図に示すようなものである。
本発明の代替実施例では、第4A図の多層構造を、シード
層116を付着させた後に平坦化し、これによってバイア
開口110および配線開口112、114内を除いて、シード層
を除去する。その後、これよりはるかに厚い層118を形
成することができる。層118を無電解メッキで形成する
場合は、フィーチャは最終の高さまでメッキすることが
できる。バイア開口110および配線開口112、114の外側
にはシード層がないので、無電解メッキを使用する場合
は、層118の導電性材料はこれらの開口内のみに付着す
る。過剰の材料はすべて上記の平坦化技術によって除去
することができる。
本発明の利点は、下記の例を参照すればさらに明らかに
なろう。
［例］ 複数のキャプチャ・パッドを有する多層セラミック基板
を下記のように、従来の方法によって作成した。バイン
ダ、溶剤、可塑剤、および菫青石を主結晶相とする結晶
化ガラスのスラリを注型してグリーンシートを作成し
た。結晶化ガラスは、米国特許第4301324号明細書に開
示されたものから選択することができる。次に、グリー
ンシートを乾燥し、パンチングまたは同様の方法でパタ
ーン形成した。その後、グリーンシートを、銅を主体と
するメタラジでメタライズし、積み重ね、積層し、焼結
して、有機物を焼却し、セラミック材料を高密度化し
た。積層および焼結は、米国特許第4234367号明細書に
開示されている方法など、周知の方法で行った。焼結
後、従来のメタライゼーションおよびサブトラクティブ
・エッチングにより、基板上面にCr/Cu/Crのキャプチャ
・パッドを形成した。
次に、本発明による多層薄膜構造を基板上に形成した。
最初に、接着促進剤（A1100）を基板表面にスピン・コ
ーティングした後、赤外線（IR）オーブンで、窒素中、
90℃で30分間ベーキングした。BPDA−PDA型の非感光性
ポリイミド前駆物質をA1100の上にスピン・コーティン
グして、赤外線オーブンで、窒素中、30分間ベーキング
した。フォーミング・ガス中でポリイミドを150℃で45
分間ベーキングした後、230℃で45分、最後に350℃で60
分ベーキングして、イミド化した。ベーキング後のポリ
イミドの厚みは約13μｍであった。
ポリイミドをマイクロミリングによって平坦化し、最終
の厚みを約７μｍにした。
A1100接着促進剤の他の層をポリイミドの上面にスピン
・コーティングした後、赤外線オーブンで、窒素中、90
℃で30分間ベーキングした。その後、事前にイミド化さ
れた感光性ポリイミド（チバ・ガイギー413）をスピン
・コーティングした後、130℃に設定したホット・プレ
ートで30分間ベーキングした。ベーキング後の感光性ポ
リイミドの厚みは、約8.5μｍであった。
感光性ポリイミドを化学線（365nmのｉ線）で像に従っ
て露光した後、NMP（Ｎ−メチル−２−ピロリドン）で
現像した。この感光性ポリイミドをフォーミング・ガス
中、150℃で30分間、230℃で30分間、次に350℃で120分
間ベーキングして硬化させた。ベーキング後の感光性ポ
リイミドの全厚みは約8.5μｍであった。
工程のこの時点で、配線開口すなわちチャネルが感光性
ポリイミド層の中に形成されている。
次に、下層のポリイミドをレーザで融除して、キャプチ
ャ・パッドおよび少なくとも配線チャネルの一部と連絡
するバイア開口を形成した。バイア開口の形成には、エ
キシマ・レーザとともに誘電体マスクを使用する。レー
ザによる融除の残滓は、ダウンストリーム・アッシング
によって除去する。
露出したキャプチャ・パッド上のCr層を、イオン・ビー
ム・エッチングによって除去する。次に、感光性ポリイ
ミド層の表面上、バイア開口中、および配線チャネル中
に、シード層をスパッタリングによって付着させる。シ
ード層は、厚み200Åのクロムの接着層と、２μｍの銅
の層からなる。最終のメタラジ層を形成するため、基板
を適当な電極で固定した後、硫酸銅60〜80g/l、硫酸お
よび他の添加剤（光沢剤、レベラ等）150〜180g/lから
なる銅メッキ浴（セルレックス・コーポレーション製）
に浸漬し、電流密度を10〜25mA/cm２にして、シード層
上に約17μｍになるまで銅メッキした。シード層が電気
的に連続しているため、銅の電気メッキは容易であっ
た。また、マスク操作を行う必要はなかった。
最後に、多層構造を高精度の機械式研磨によって平坦化
した。感光性ポリイミド層上に付着したメタラジ全部
と、約２μｍの重合体が除去された。マイクロミリング
の後、軽く機械式研磨を行った。
得られた最終構造は、加工性が改善され、低コストで収
率が向上した多層薄膜構造であり、本発明の利点および
目的を満たす。
本明細書の開示に関して、当業者には、本発明の趣旨か
ら逸脱することなく、本明細書に具体的に記載した実施
例以外の変更態様も行うことができることは明らかであ
ろう。したがって、このような変更態様も、添付の特許
請求の構造によってのみ限定される本発明の範囲内に含
まれると考えられる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ファーク、ムクタ、シャージ アメリカ合衆国ニューヨーク州ホープウエ ル・ジャンクション、ダータントラ・ドラ イブ６番地 (72)発明者 クマー、アナンダ、ホサカーレ アメリカ合衆国ニューヨーク州ホープウエ ル・ジャンクション、グレンリッジ・ロー ド２番地 (72)発明者 ピッツレー、マヴィン、エス. アメリカ合衆国ニューヨーク州ポキプシ ー、カスパーキル・ドライブ18番地 (72)発明者 ステイーメル、ヘインズ、オットー アメリカ合衆国ニューヨーク州フィシュキ ル、ラヂュー・ロード25番地 (56)参考文献 特開 昭51−5568（ＪＰ，Ａ) 特開 昭62−33497（ＪＰ，Ａ) 特開 昭62−51294（ＪＰ，Ａ) 特開 昭62−293239（ＪＰ，Ａ) 特開 昭63−86550（ＪＰ，Ａ) 特開 昭63−155691（ＪＰ，Ａ) 特開 昭62−295493（ＪＰ，Ａ) 特開 昭62−291095（ＪＰ，Ａ)

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】導電性接続パッドを表面上に有する誘電体
    基板上に、上記導電性接続パッドに接続するバイア導体
    を有する誘電体重合材料の第１の層及び上記バイア導体
    に接続する配線導体を有する誘電体重合材料の第２の層
    を形成する方法であって、 （ａ）上記誘電体基板上に、上記導電性接続パッドに整
    列されそして上記バイア導体が充填されるための第１開
    孔を有する上記誘電体重合材料の第１の層、及び上記第
    １開孔を露出し該第１開孔よりも大きくて上記配線導体
    が充填されるための第２開孔を有する上記誘電体重合材
    料の第２の層を形成する工程と、 （ｂ）上記第１開孔により露出された上記導電性接続パ
    ッドの表面、上記第１開孔の側壁、上記第２開孔により
    露出された上記第１の層の表面、上記第２開孔の側壁、
    及び上記第２の層の表面に導電性材料のシード層を付着
    する工程と、 （ｃ）上記シード層上に、上記第１の層の厚さと上記第
    ２の層の厚さの合計以上の厚さを有し上記バイア導体及
    び上記配線導体として働く導電性材料の層をメッキによ
    り付着する工程と、 （ｄ）上記第２の層の表面上の上記シード層を除去する
    深さまで、上記導電性材料の層の側から該導電性材料の
    層及び上記シード層を平坦的に研磨する工程とを含む上
    記方法。
  2. 【請求項２】上記導電性材料のシード層が、パラジウム
    とニッケル又はコバルトを含むことを特徴とする請求項
    １記載の方法。
  3. 【請求項３】上記導電性のシード層が、クロムと銅を含
    むことを特徴とする請求項１記載の方法。
  4. 【請求項４】上記誘電体重合材料の第２の層が感光性で
    あり、 上記工程（ａ）が、 上記誘電体基板上に上記誘電体重合材料の第１の層を付
    着する工程と、 該誘電体重合材料の第１の層上に上記誘電体重合材料の
    第２の層を付着する工程と、 露光マスクを用いて上記誘電体重合材料の第２の層に上
    記第２の開孔を形成する工程と、 上記誘電体重合材料の第１の層に上記第１の開孔を形成
    する工程とを含むことを特徴とする請求項１記載の方
    法。
  5. 【請求項５】上記誘電体重合材料の第１の層及び上記誘
    電体重合材料の第２の層が感光性であり、 上記工程（ａ）が、 上記誘電体基板上に上記誘電体重合材料の第１の層を付
    着する工程と、 露光マスクを用いて上記誘電体重合材料の第１の層に上
    記第１の開孔を形成する工程と、 上記誘電体重合材料の第１の層上に、上記誘電体重合材
    料の第２の層を付着する工程と、 露光マスクを用いて上記誘電体重合材料の第２の層に上
    記第２開孔を形成する工程とを含むことを特徴とする請
    求項１記載の方法。
  6. 【請求項６】導電性接続パッドを表面上に有する誘電体
    基板上に、上記導電性接続パッドに接続するバイア導体
    を有する誘電体重合材料の第１の層及び上記バイア導体
    に接続する配線導体を有する誘電体重合材料の第２の層
    を形成する方法であって、 （ａ）上記誘電体基板上に、上記導電性接続パッドに整
    列されそして上記バイア導体が充填されるための第１開
    孔を有する上記誘電体重合材料の第１の層、及び上記第
    １開孔を露出し該第１開孔よりも大きくして上記配線導
    体が充填されるための第２開孔を有する上記誘電体重合
    材料の第２の層を形成する工程と、 （ｂ）上記第１開孔により露出された上記第１の層の表
    面、上記第２開孔の側壁、及び上記第２の層の表面に導
    電性材料のシード層を付着する工程と、 （ｃ）上記第２の層上の上記シード層を除去する深さま
    で、該シード層の側から該シード層を平坦的に研磨する
    工程と、 （ｄ）上記シード層で覆われた上記第１開孔及び第２開
    孔内に上記バイア導体及び上記配線導体として働く導電
    性材料をメッキにより付着する工程とを含む上記方法。
  7. 【請求項７】上記導電性材料のシード層が、パラジウム
    とニッケル又はコバルトを含むことを特徴とする請求項
    ６記載の方法。
  8. 【請求項８】上記導電性のシード層が、クロムと銅を含
    むことを特徴とする請求項６記載の方法。
  9. 【請求項９】上記誘電体重合材料の第２の層が感光性で
    あり、 上記工程（ａ）が、 上記誘電体基板上に上記誘電体重合材料の第１の層を付
    着する工程と、 該誘電体重合材料の第１の層上に上記誘電体重合材料の
    第２の層を付着する工程と、 露光マスクを用いて上記誘電体重合材料の第２の層に上
    記第２の開孔を形成する工程と、 上記誘電体重合材料の第１の層に上記第１の開孔を形成
    する工程とを含むことを特徴とする請求項６記載の方
    法。
  10. 【請求項１０】上記誘電体重合材料の第１の層及び上記
    誘電体重合材料の第２の層が感光性であり、 上記工程（ａ）が、 上記誘電体基板上に上記誘電体重合材料の第１の層を付
    着する工程と、 露光マスクを用いて上記誘電体重合材料の第１の層に上
    記第１の開孔を形成する工程と、 上記誘電体重合材料の第１の層上に、上記誘電体重合材
    料の第２の層を付着する工程と、 露光マスクを用いて上記誘電体重合材料の第２の層に第
    ２開孔を形成する工程とを含むことを特徴とする請求項
    ６記載の方法。
JP3504903A 1990-11-15 1991-02-01 多層薄膜構造の製造方法 Expired - Lifetime JPH0746755B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US61319690A 1990-11-15 1990-11-15
US613,196 1990-11-15
PCT/US1991/000703 WO1992009102A1 (en) 1990-11-15 1991-02-01 A method of making a multilayer thin film structure

Publications (2)

Publication Number Publication Date
JPH05509198A JPH05509198A (ja) 1993-12-16
JPH0746755B2 true JPH0746755B2 (ja) 1995-05-17

Family

ID=24456274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3504903A Expired - Lifetime JPH0746755B2 (ja) 1990-11-15 1991-02-01 多層薄膜構造の製造方法

Country Status (4)

Country Link
EP (1) EP0557278B1 (ja)
JP (1) JPH0746755B2 (ja)
DE (1) DE69105753T2 (ja)
WO (1) WO1992009102A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015092629A (ja) * 2011-10-25 2015-05-14 サムソン エレクトロ−メカニックス カンパニーリミテッド． 無収縮セラミック基板及びその製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2649533B1 (fr) * 1989-07-04 1991-09-20 Thomson Tubes Electroniques Tube a grille a sortie sur cavites couplees, avec element de couplage integre au tube
DE59308407D1 (de) * 1993-01-19 1998-05-20 Siemens Ag Verfahren zur Herstellung einer Kontakte und diese verbindende Leiterbahnen umfassenden Metallisierungsebene
JP3234757B2 (ja) * 1995-12-05 2001-12-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層配線基板及びその製造方法
US5837427A (en) * 1996-04-30 1998-11-17 Samsung Electro-Mechanics Co Co., Ltd. Method for manufacturing build-up multi-layer printed circuit board
FR2785761B1 (fr) * 1998-11-05 2002-01-25 Rapide Circuit Imprime Rci Procede pour realiser des connexions electriques
JP4558413B2 (ja) * 2004-08-25 2010-10-06 新光電気工業株式会社 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法
JP6169955B2 (ja) * 2013-04-17 2017-07-26 新光電気工業株式会社 配線基板及びその製造方法
JP6247032B2 (ja) * 2013-07-01 2017-12-13 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP7400575B2 (ja) * 2020-03-23 2023-12-19 大日本印刷株式会社 貫通電極基板
US11315890B2 (en) * 2020-08-11 2022-04-26 Applied Materials, Inc. Methods of forming microvias with reduced diameter
JP7589574B2 (ja) * 2021-02-10 2024-11-26 Ｔｏｐｐａｎホールディングス株式会社 多層配線基板

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS515568A (en) * 1974-07-05 1976-01-17 Oki Electric Ind Co Ltd Tasohaisenkairono seizohoho
JPS56138993A (en) * 1980-04-01 1981-10-29 Nippon Telegraph & Telephone Method of producing multilayer printed cirucit board
JPS60180197A (ja) * 1984-02-27 1985-09-13 宇部興産株式会社 多層プリント配線板の製造方法
JPS6233497A (ja) * 1985-08-02 1987-02-13 シツプレ−・カンパニ−・インコ−ポレ−テツド 多層回路板の製造方法
JPS6251294A (ja) * 1985-08-30 1987-03-05 株式会社日立製作所 多層配線板の製造方法
JPS62291095A (ja) * 1986-06-10 1987-12-17 日立化成工業株式会社 配線板の製造方法
JPS62293239A (ja) * 1986-06-12 1987-12-19 Nippon Telegr & Teleph Corp <Ntt> 感光性高分子膜およびこれを用いた多層配線板
JPS62295493A (ja) * 1986-06-14 1987-12-22 工業技術院長 高速素子実装用回路基板の製造方法
JPS6314494A (ja) * 1986-07-07 1988-01-21 日本電気株式会社 多層回路基板
JPS6318697A (ja) * 1986-07-11 1988-01-26 日本電気株式会社 多層配線基板
JPS6386550A (ja) * 1986-09-30 1988-04-16 Pioneer Electronic Corp 多層配線層の形成方法
JPS63155691A (ja) * 1986-12-18 1988-06-28 株式会社東芝 多層配線回路基板
JPS63318799A (ja) * 1987-06-15 1988-12-27 テクトロニックス・インコーポレイテッド 多層導電パターンの製造方法
JPH0298994A (ja) * 1988-10-06 1990-04-11 Ibiden Co Ltd ポリイミド絶縁層上への導体層形成方法
JPH02254788A (ja) * 1989-03-28 1990-10-15 Nec Corp 多層印刷配線基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1379558A (en) * 1971-05-15 1975-01-02 Int Computers Ltd Methods of manufacture of multilayer circuit structures
US4705606A (en) * 1985-01-31 1987-11-10 Gould Inc. Thin-film electrical connections for integrated circuits
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
IT1191680B (it) * 1986-03-19 1988-03-23 Gte Telecom Spa Processo per la realizzazione di fori metallizzati in un substrato dotato di cammini conduttivi e resistivi,e prodotto ottenuto con il processo suddetto
DE3840207A1 (de) * 1988-11-29 1990-05-31 Draegerwerk Ag Verfahren zur herstellung einer leiterplatte mit mehreren leiterbahnebenen und entsprechende multilayer-leiterplatte
DE3907004A1 (de) * 1989-03-04 1990-09-06 Contraves Ag Verfahren zum herstellen von duennschichtschaltungen
US5108553A (en) * 1989-04-04 1992-04-28 Olin Corporation G-tab manufacturing process and the product produced thereby

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS515568A (en) * 1974-07-05 1976-01-17 Oki Electric Ind Co Ltd Tasohaisenkairono seizohoho
JPS56138993A (en) * 1980-04-01 1981-10-29 Nippon Telegraph & Telephone Method of producing multilayer printed cirucit board
JPS60180197A (ja) * 1984-02-27 1985-09-13 宇部興産株式会社 多層プリント配線板の製造方法
JPS6233497A (ja) * 1985-08-02 1987-02-13 シツプレ−・カンパニ−・インコ−ポレ−テツド 多層回路板の製造方法
JPS6251294A (ja) * 1985-08-30 1987-03-05 株式会社日立製作所 多層配線板の製造方法
JPS62291095A (ja) * 1986-06-10 1987-12-17 日立化成工業株式会社 配線板の製造方法
JPS62293239A (ja) * 1986-06-12 1987-12-19 Nippon Telegr & Teleph Corp <Ntt> 感光性高分子膜およびこれを用いた多層配線板
JPS62295493A (ja) * 1986-06-14 1987-12-22 工業技術院長 高速素子実装用回路基板の製造方法
JPS6314494A (ja) * 1986-07-07 1988-01-21 日本電気株式会社 多層回路基板
JPS6318697A (ja) * 1986-07-11 1988-01-26 日本電気株式会社 多層配線基板
JPS6386550A (ja) * 1986-09-30 1988-04-16 Pioneer Electronic Corp 多層配線層の形成方法
JPS63155691A (ja) * 1986-12-18 1988-06-28 株式会社東芝 多層配線回路基板
JPS63318799A (ja) * 1987-06-15 1988-12-27 テクトロニックス・インコーポレイテッド 多層導電パターンの製造方法
JPH0298994A (ja) * 1988-10-06 1990-04-11 Ibiden Co Ltd ポリイミド絶縁層上への導体層形成方法
JPH02254788A (ja) * 1989-03-28 1990-10-15 Nec Corp 多層印刷配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015092629A (ja) * 2011-10-25 2015-05-14 サムソン エレクトロ−メカニックス カンパニーリミテッド． 無収縮セラミック基板及びその製造方法

Also Published As

Publication number Publication date
WO1992009102A1 (en) 1992-05-29
JPH05509198A (ja) 1993-12-16
EP0557278A1 (en) 1993-09-01
DE69105753T2 (de) 1995-05-24
EP0557278B1 (en) 1994-12-07
DE69105753D1 (de) 1995-01-19

Similar Documents

Publication Publication Date Title
US5266446A (en) Method of making a multilayer thin film structure
US4920639A (en) Method of making a multilevel electrical airbridge interconnect
US4980034A (en) High-density, multi-level interconnects, flex circuits, and tape for TAB
US5106461A (en) High-density, multi-level interconnects, flex circuits, and tape for tab
JP3014310B2 (ja) 積層配線基板の構造と製作方法
CA1284692C (en) Multilayer interconnection system for multichip high performance semiconductor packaging
EP0450381B1 (en) Multilayer interconnection structure
JPH023317B2 (ja)
EP0190490B1 (en) Thin-film electrical connections for integrated circuits
JPH029198A (ja) 基板上に金属層を付着する方法
EP0557278B1 (en) A method of making a multilayer thin film structure
US4963512A (en) Method for forming conductor layers and method for fabricating multilayer substrates
JPH088302B2 (ja) 多層配線における相互接続部およびその形成方法
JPH07235768A (ja) 薄膜多層配線基板の製造方法
US6150074A (en) Method of forming electrically conductive wiring pattern
JPH0227835B2 (ja)
JPH05218644A (ja) 多層プリント配線板の製造方法
JPH03181195A (ja) 配線基板の製造方法
JPH0677650A (ja) 多層配線板の製造方法
JPH06268377A (ja) 多層配線基板の製造方法
JP2825050B2 (ja) 多層配線基板
JP2915529B2 (ja) 半導体装置の製造方法
JPH04171845A (ja) 配線構造およびその製法
JPH0582970A (ja) 混成回路基板
JPH0438157B2 (ja)