JPH03181296A - 物品識別システムのパルス受信回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は工作機の工具や工場における部品、製品の管理
又は物流システム等に用いられる物品識別システムに関
し、特にそのパルスの受信回路に関するものである。

〔従来の技術〕

従来物品識別システムとして例えば特開昭６４−７１３
９６号公報に示されているように、パルスを用いて書込
／読出制御ユニットとデータキャリアとの間でデータ伝
送を行うようにした装置が提案されている。第４図はこ
のような従来の物品識別システムの全体構成を示すブロ
ック図であり、ＩＤコントローラ１にはパルス送信回路
２及びパルス受信回路３を有するリードライトへラド４
が接続される。パルス送信回路２及びパルス受信回路３
には夫々送信コイルＬｌ、受信コイルＬ２が設けられる
。そして物品にはコイルＬ３を含む共振回路を有するデ
ータキャリア５が取付けられ、図示しない搬送ラインの
パレット等に搭載されて物品のデータを保持するように
している。

〔発明が解決しようとする課題〕

さてこのように構成されたパルス送受信回路を有する書
込／読出制御ユニットは、第５図（ａ）に示すようにリ
ードライトヘッド４からデータキャリアへの送信が可能
な送信エリア領域Ａを有しており、又同様にしてデータ
キャリア５からの信号が受信可能な受信エリアの領域Ｂ
が考えられる。そしてデータキャリア５は第６図（ａ）
、　（ｂ）に示すように受信可能な位置があり、データ
キャリア５の位置が変化すれば受信コイルＬ２に与えら
れる磁束の方向が逆転する。従って第５図に示すような
サイドローブが生じるが、サイドローブの部分ではその
位相が逆転している。従って実際に伝送可能な通信領域
は、第６回（ｂ）に示すように送信エリアＡと受信エリ
アＢとが重なった領域となる。このような通信領域を有
するリードライトヘッドの前方をデータキャリアが接近
してラインｌｌ上を通過した場合には、サイドローブの
位置で部分的に通信が行われることがあり、主ビームに
入る直前で通信が断続されるため通信エラーが発生する
。

従ってリードライトヘッドとデータキャリアとを所定距
離以上に近づけると安定した通信ができない。従ってこ
れらの間隔を例えばライン１２のように所定値以上にす
る必要があり、通信可能な距離の範囲が狭くなるという
欠点があった。

本発明はこのような従来の物品識別システムの問題点に
鑑みてなされたものであって、サイドローブの部分では
位相が逆転していることに基づいて通信を禁止すること
によりこのような問題点を解決することを技術的課題と
する。

〔課題を解決するための手段〕

本発明は送信コイルより正及び負のパルスを交互に送出
するパルス送信回路に隣接して設けられ、受信コイルに
得られる正及び負のパルスの周期によってデータを受信
する物品識別システムのパルス受信回路であって、デー
タ受信時に受信コイルに得られるパルスを計数するカウ
ンタと、カウンタの所定の計数値を判別するデコーダと
、デコーダの出力が与えられデータ受信時に得られる受
信信号の位相を判別する位相判別回路と、位相判別回路
による判別出力に基づいて受信を禁止する受信禁止回路
と、を有することを特徴とするものである。

〔作用〕

このような特徴を有する本発明によれば、パルス受信回
路はデータ受信時には共振回路に得られる信号をカウン
タによって計数しており、その計数値が所定値となれば
位相判別回路を動作させるようにしている。位相判別回
路は受信出力の受信信号に基づいてその位相を判別して
おり、サイドローブであれば主ビームでの受信信号の位
相と逆位相の信号が受信されているため受信を禁止し、
逆位相でなければ受信を禁止することなくそのパルスの
周期に基づいてデータを受信するようにしている。

〔実施例〕

第１図はこのような物品識別システムのパルス送信回路
１０及びパルス受信回路２０から構成されるリードライ
トヘッド４の回路図である。本図においてパルス送信回
路１０は前述した従来例と同様にバッファ１１を有して
おり、その出力がコンデンサＣ１，Ｃ２を介して一対の
Ｐチャンネル及びＮチャンネルのＭＯ３ＦＥＴ１２．１
３のゲートに与えられる。ＦＥＴ１２，１３は電源Ｖｃ
ｃとアース間に直列に接続されている。ＦＥＴ１２゜１
３の各ドレインの中間接続点にはコンデンサＣ３を介し
て送信コイルＬ１が接地端間に直列に接続されている。

ＦＥＴ１２，１３のゲート・ソース間には夫々抵抗Ｒ１
，Ｒ２が接続される。抵抗Ｒ１；　Ｒ２は夫々コンデン
サＣＩ、Ｃ２と共に短時間の時定数回路を構成しており
、バッファ１１より与えられるクロック信号の立上り及
び立下り時にＦＥＴ１２又は１３に微小時間のパルス信
号を与えるものである。さて外部より与えられる「１」
の信号はインバータを構成するＦＥＴ１４のゲートに与
えられる。ＦＥＴ１４のドレインはＰチャンネルＭＯ９
ＦＥＴ１５．１６の夫々のゲートに接続されており、そ
のソース端は接地されている。ＦＥＴ１５はソースが電
源端に接続され、ドレインがＦＥＴ１２のゲートに接続
されている。

又ＦＥ７１６はソースが電源端に接続されドレインが抵
抗Ｒ３を介してＦＥＴ１２，１３の共通接続端に接続さ
れる。又リセット信号はＮチャンネルＭＯ３ＦＥＴ１７
．１８のゲートに与えられる。

ＦＥＴ１７はＦＥＴ１３のゲート・アース間に接続され
ており、ＦＥＴ１８は抵抗Ｒ４を介してＦＥＴ１２，１
３の共通接続端とアース間に接続されている。

又パルス受信回路２０は受信コイルＬ２に共振用のコン
デンサＣ４が接続され、又抵抗Ｒ５を介してＦＥＴ２１
が接地端間に接続されている。さて共振回路の出力は増
幅回路２２に与えられる。

増幅回路２２は受信した高周波信号を増幅するものであ
って、その出力は排他的論理和回路（ＥＯＲ回路という
）２３の一方の入力端に与えられる。

ＥＯＲ回路２３の出力はカウンタ２４に与えられる。カ
ウンタ２４は例えば５進のカウンタであって、その計数
出力をデコーダ２５に与えると共にオーバーフロー出力
をオア回路２６に与える。オア回路２６はタイマ２７の
出力と共にその論理和出力をフリップフロップ２８に与
えるものである。

フリップフロップ２８は入力信号の立上りによってセッ
ト及びリセットされるフリップフロップであって、その
Ｑ出力は前述したバッファ１１に与えられ受信データと
してＩＤコントローラに伝えられる。又フリップフロッ
プのＱ出力はＥＯＲ回路２３の他方の入力端に与えられ
ている。ここでタイマ２７はパルス送信回路１０から送
出するパルスの周期より長い周期のタイミング信号を発
生するものである。又デコーダ２５はカウンタ２４の計
数出力が所定数（例えば２）の場合にその出力を位相判
別回路３０に与える０位相判別回路３０はフリップフロ
ップ２８の計数出力の立上り及び立下りを検出する立上
り検出器３１．３２を有しており、夫々の出力は閾値決
定回路３３に与えられる。閾値決定回路３３はその出力
に基づいて零レベルを基準として正及び負の所定レベル
に閾値Ｖｒｅｆｌ、　Ｖｒｅｆ２を設定するものであり
、その出力はコンパレータ３４の基準入力として与えら
れる。又前述したデコーダ２５の出力はアナログゲート
回路３５に制御信号として与えられる。アナログゲート
回路３５はデコーダ２５からの出力が与えられる間に増
幅回路２２の出力をコンパレータ３４に与える。コンパ
レータ３４は壬の時点での出力を闇値と比較するもので
あり、閾値Ｖｒｅｆｌより大きい場合及び閾値Ｖｒｅｆ
２より小さい場合に比較出力を受信禁止回路３６に与え
る。受信禁止回路３６は比較出力によって一定時間動作
するオフデイレ−タイマであり、その出力は共振回路に
並列に接続されたＦＥＴ２１に制御信号として与えられ
る。

次に本実施例の動作について説明する。まず送信時には
一定の周期で送信パルスがパルス送信回路１０に与えら
れ、ＦＥＴ１２．１３が交互に駆動されそのときのパル
ス電流を送信コイルＬｌに流している。そしてこの正負
のパルスを交互に繰り返すことによってデータキャリア
５に信号を伝えている。又受信時には正及び負のパルス
を送出するタイミングはカウンタ２４により所定の計数
値となったときにフリップフロップ２８が反転すること
によって次の正又は負のパルスをパルス送信回路１０に
与える。さて第２図（ａ）はこのフリップフロップ２８
の出力信号であり、その出力の立上り又は立下り時点ｔ
＋、ｊ１ｔｓでは第２図（ロ）に示すように送信パルス
が送信コイルＬ１より出力される。従って近接するデー
タキャリアがあれば、データキャリアの共振回路に生じ
る残響信号によってパルス受信回路２０の受信コイルＬ
２にも第２図（Ｃ）に示すような受信信号が得られる。

又位相判別回路３０の立上り検出器３１によって時刻１
゜の立上りが検出され、それによって第２図（Ｃ）に示
すような第１の閾値Ｖｒｅｆｌが選択されてコンパレー
タ３４に与えられる。このときカウンタ２４の計数値が
「２」となる時刻ｔ２にはその計数出力によってデコー
ダ２５より第２図（ｄ）に示すような信号が出力される
。従ってアナログゲート回路３５を介してコンパレータ
３４によって受信信号がこの閾値Ｖｒｅｆｌを越えてい
るかどうかが比較される。

逆位相ではカウンタ２４の計数出力が２となるときに共
振回路の出力によってこの閾値を越えるような信号が得
られるものとすれば、第２図（ｅ）に示すように比較出
力が得られる。この信号は受信禁止回路３６に与えられ
るため以後は共振回路に抵抗Ｒ５が並列に接続されたこ
ととなって受信が禁止され、第２図（Ｃ）に示すように
ほとんど受信出力が得られない。この場合にはタイマ２
７がタイムアツプする時刻ｔ、にオア回路２６を介して
フリップフロップ２８に信号が伝えられ、フリップフロ
ップ２８の出力が反転することとなる。時刻ｔ、にはフ
リップフロップ２８の出力反転によって信号゛が立下り
、第２図（ハ）に示すような送信パルスが得られる。こ
の場合には立下り検出器３２によって闇値が零レベルよ
り低い閾値Ｖｒｅｆ２に設定される。

そして時刻ｔ４に同様にしてカウンタ２４が２を計数す
るときにアナログゲート回路３５を通過する信号は閾値
Ｖｒｅｆ２以下となり、第２図（ｅ）に示すような位相
判別出力が得られる。従ってこの場合にも第２図（ｆ）
に示すように所定時間受信が禁止されることとなる。

さて時刻ｔ、以後にデータキャリア５が受信エリアのサ
イドローブから主ビーム側に移った場合には、このよう
な位相が逆転することはない。即ち時刻ｔ、にフリップ
フロップ２８の出力が立上ればそれによって第２図（ｂ
）に示すような送信パルスが得られる。このときには受
信信号は第２図（Ｃ）に示すように時刻ｔ１以後とは位
相が逆転しており、デコーダ２５の出力があっても閾値
Ｖｒｅｆｌには達せず位相判別出力は得られない。従っ
て受信は禁止されずそのまま増幅回路２２の出力が方形
波に変換されて計数されることとなる。モしてカウンタ
２４の計数値が前述した所定値（本実施例では「５」）
となれば、オア回路２６を介してオーバーフロー出力が
フリップフロップ２８に伝えられ、フリップフロップ２
８が反転する。従って正常位相のときにはそのままデー
タキャリアから送出される信号に基づいた受信が行われ
ることとなる。

又逆位相側に戻れば同様にして受信が禁止される。

このように本発明ではリードライトヘッドに生じるサイ
ドローブを禁止することができるため、第３図（ａ）、
　（ｂ）に示すように送信エリアＡと受信エリアＢとが
重なった主ビームの部分のみが通信エリアとなる。従っ
てリードライトヘッドにデータキャリアを近接させても
通信エラーが起こることはなく、安定してデータ通信を
行うことができる。

〔発明の効果］ このように本発明によれば、受信時に逆位相でのデータ
伝送を禁止することにより主ビームの部分のみでデータ
伝送を可能にしている。従って近距離においても移動通
信が可能となり、リードライトヘッドとデータキャリア
間の間隔を小さくして通信の安定性を向上させることが
できるという効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例によるリードライトヘッドの
一例を示す回路図、第２図はその動作を示すタイムチャ
ート、第３図は本実施例によるリードライトヘッドの通
信エリアを示す図、第４図は従来の物品識別システムの
全体構成を示すブロック図、第５図は従来のリードライ
トヘッドの信号伝送エリア及び通信エリアを示す図、第
６図は位相が反転する状態を示す図である。

Claims (1)

【特許請求の範囲】
1. （１）送信コイルより正及び負のパルスを交互に送出す
   るパルス送信回路に隣接して設けられ、受信コイルに得
   られる正及び負のパルスの周期によってデータを受信す
   る物品識別システムのパルス受信回路であって、 データ受信時に前記受信コイルに得られるパルスを計数
   するカウンタと、 前記カウンタの所定の計数値を判別するデコーダと、 前記デコーダの出力が与えられ前記データ受信時に得ら
   れる受信信号の位相を判別する位相判別回路と、 前記位相判別回路による判別出力に基づいて受信を禁止
   する受信禁止回路と、を有することを特徴とする物品識
   別システムのパルス受信回路。