JPH0318144A - Ｌａｎアダプタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［目次］ 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 発明の効果 ［概要］ コンピュータシステムのバスをＬＡＮ伝送路と接続する
ＬＡＮアダプタに関し、 内部でのＤＭＡ転送を効率よく行うことが可能となるＬ
ＡＮアダプタの提供を目的とし、ＬＡＮ伝送路とのデー
タ送受信を制御するＬＡＮコントローラと、上位厠のバ
スに対するインターフェイス制御を行なうバスコントロ
ーラと、ＬＡＮコントローラとバスコントローラにより
直接アクセスされるメモリが設けられこのメモリに対す
る直接アクセスの要求を調停する処理回路と、ＬＡＮコ
シトローラと処理回路が取り扱うデータの幅を両者間で
転送されるデータのバッフ７リングにより整合させるデ
ータ転送制御回路と、を有し、データ転送制御回路は、
ＬＡＮコントローラとの間で前記直接アクセスのデータ
転送が行なわれていないときにこれとの間でデータを転
送する手段と、処理回路との間で前記直接アクセスのデ
ータ転送が行なわれていないときにこれとの間でデータ
を転送する手段と、を含む、ことにより構成される． ［産業上の利用分野コ 本発明は、コンピュータシステムのバスをＬＡＮ伝送路
と接続するＬＡＮアダプタに間する。

この種のアダプタによれば、コンピュータシステムのバ
スからＬＡＮ伝送路へデータを送出し、また、そのＬＡ
Ｎ伝送路からコンピュータシステムのバス上へデータを
取り込める． したがって、ＬＡＮｆｌｌて上位（Ｉｌｌのデータを利
用することが可能となり、上位側でもＬＡＮＩのデータ
を利用することが可能となる． ［従来の技術］ 第７図に示されたコンピュータシステムでは、ＬＳＵ　
（ローカルストレージユニット）５０−１．５０−２の
各々設けられたＰＭ（プロセッサモジュール）５２−１
．５２−２がバス１４に接続されており、このバス１４
には、ディスクアダプタ５４，回線アダプタ５６・・・
とともに、ＬＡＮアダプタ５日が接続されている。

第８図には従来におけるＬＡＮアダプタ５８の構成が示
されており、ＬＡＮ伝送路１０を介して他のシステムと
の間で行なわれるデータ（フレーム〉の送受信はＬＡＮ
コントローラ１２により制御されている。

また、上位側のバス１４に対するインターフェイス制御
はバスコントローラ１６で行なわれており、ＬＡＮコン
トローラ１２とバスコントローラ１６によりメモリ１８
が直接アクセス（ＤＭＡ）されている． このメモリ１８はＭＰＵ２０に設けられており、ＭＰＵ
２０ではメモリ１８に対するＬＡＮコントローラ１２，
バスコントローラ１６のＤＭＡ要求が調停されている。

その結果、メモリ１８に対してＬＡＮコントローラ１２
．バスコントローラ１６が行なうＤＭＡ転送の衝突が回
避され、これらＬＡＮコントローラ１２．　メモリ１日
，バスコントローラ１６を介してＬＡＮ伝走路１０と上
位側バス１４との間でデータが転送される． なお、ＬＡＮアダプタ５日の内部にはバス６０が設けら
れており、そのバス６０にＬＡＮコントローラ１２．バ
スコントローラ１６．ＭＰＵ２０が接続されている． ここで、ＬＡＮコントローラ１２のバス幅とＭＰＵ２０
のバス幅（内部バス６０の幅）とが異なる場合、それら
間にデータ転送制御回路が設けられる。

このデータ転道制御回路では、ＬＡＮコントローラ１２
と処理回路２０が取り扱うデータの輻（バス幅）を、両
者間で転送されるデータのバッフ７リングにより、整合
させるデータ操作が行なわれる． 例えばＬＡＮコントローラ１２のデータ幅が２バイトで
ＭＰＵ２０のバス幅が４バイトの場合、ＬＡＮコントロ
ーラ１２からＭＰＵ２０へ転送されるデータは２バイト
単位で２回に分けてデータ転送制御回路へＤＭＡ転送さ
れる． データ転送制御回路ではそれら２バイト幅のデータが４
バイト幅のデータに変換され、その４バイト幅の変換デ
ータがＭＰＵ２０へＤＭＡ転送される． また、ＭＰＵ２０からＬＡＮコントローラ１２ヘデータ
がＤＭＡ転送されるときには、ＭＰＵ２０からデータ転
送制御回路にＤＭＡ転送された４バイト幅のデータが２
バイト幅のデータに分割され、それらがＬＡＮコントロ
ーラ１２へ順にＤＭＡ転送される。

したがってＬＡＮコントローラ１２のバス幅をＭＰＵ２
０のバス幅と同一なものとして取り扱うことが可能とな
り、２バイトのデータをＤＭＡ転送する毎にそれらの転
送要求をＬＡＮコントローラ１２が送出することは不要
となる． このため、バス幅の狭いＬＡＮコントローラ１２のＤＭ
Ａ転送要求はＭＰ　Ｕ　２　０の広いバス幅を単位とし
て送出てき、その要求の送出回数が減ぜられる． その結果、ＬＡＮコントローラ１２が内部バス６０を占
有する時間を引き下げ、ＬＡＮ伝送路１０とバス１４と
の間のデータ転送速度を高めることが可能となる。

［従来の技術］ しかしながら、データ転送制御回路が設けられた従来の
ＬＡＮアダプタ（５８）においては、ＬＡＮコントロー
ラ１２とＭ　Ｐ　Ｕ　２　０との間でＤＭＡ転送される
データのバッファリングが行なわれるので、データ転送
制御回路とＬＡＮコントローラ１２との間でＤＭＡのデ
ータ転送が開始されてからＭＰＵ２０とデータ制御回路
との間でＤＭＡのデータ転送が開始されるまでにある程
度の時間を要する。

したがって、その時間中にＬＡＮコントローラ１２の内
部レジスタをアクセスする要求がＭＰＵ２０から発行さ
れると、データ転送制御回路とＬＡＮコントローラ１２
との間のＤＭＡ転送とＭＰＩＪ　２　０のＬＡＮコント
ローラ１２に対するアクセスとに競合が生ずる． 競合が生じた場合には、ＤＭＡ転送が優先して行われる
必要がある． 本発明は上記従来の事情に鑑みてなされたものであり、
その目的は、ＬＡＮコントローラとデータ転送制御回路
との間でＤＭＡ転送が行なわれているときに、ＬＡＮコ
ントローラに対する処理回路のアクセス要求が発行され
ても、そのＤＭＡ転送を効率よく行うことが可能となる
ＬＡＮアダプタを提供することにある． ［課題を解決するための手段］ 上記目的を達成するために、本発明にかかるＬＡＮアダ
プタは第１図のように構成されている．同図において、
ＬＡＮ伝送路１０とのデータ送受信はＬＡＮコントロー
ラ１２により制御され、上位側のバス１４に対するイン
ターフェイス制御はバスコントローラ１６で行なわれる
．そしてＬＡＮコントローラ１２とバスコントローラ１
６とによりメモリ１８が直接アクセスされ、このメモリ
１８が設けられた処理回路２０ではメモリ１８に対する
直接アクセスの要求が調停される． またＬＡＮコントローラ１２と処理回路２０との間で転
送されるデータのバッフ７リングがデータ転送制御回路
２２により行なわれ、これによりＬＡＮコントローラ１
２と処理回路２０が取り扱うデータの幅が整合される。

ここで、データ転送制御回路２２には手段２４と手段２
６とが含まれる。

これらのうち手段２４ては、ＬＡＮコントローラ１２と
の間で前記直接アクセスのデータ転送が行なわれていな
いときに、そのＬＡＮコントローラ１２との間でデータ
が転送される。

また手段２６ては、処理回路２０との間で前記直接アク
セスのデータ転送が行なわれていないときに、その処理
回路２０との間でデータが転送される． ［作用］ 本発明では、ＤＭＡのデータ転送がＬＡＮコントローラ
１２と処理回路２０との間で行なわれている期間を避け
てＬＡＮコントローラ１２．処理回路２０とデータ転送
制御回路２２との間でデータが転送されるので、ＤＭＡ
のデータ転送と競合することなく、ＬＡＮコントローラ
１２に対するＭＰＵ２０のアクセスをデータ転送制御回
路２２に代行させることが可能となる。

［実施例］ 以下、図面に基づいて本発明にかかるＬＡＮアダプタ（
５日）の好適な実施例を説明する．第２図において、Ｍ
ＰＵ２０にはメモリ１８が設けられており、そのＭＰＵ
２０とＬＡＮコントローラ１２との間にはデータ転送制
御回路２２が設けられている． そしてＬＡＮコントローラ１２とデータ制御回路２２と
の間ではＬＡＮコントローラ内部のレジスタアドレス，
読出指示（ｒｅａｄ指示），書込指示（ｗｒｉｔｅ指示
）．ＤＭＡアドレス．　　ＤＭＡデータ．ＤＭＡ転送の
要求（ＨＯＬＤ）．ＤＭＡ転送許可（ＨＬＤＡ）が転送
されている。

またＭＰＵ２０とデータ転送制御回路２２との間ではＩ
Ｎ命令．ＯＵＴ命令．ＩＮ命令とＯｔＪＴ命令の発行時
におけるアクセスアドレス，続出指示（ｒｅａｄ指示）
．書込指示（ｗｒｉｔｅ指示）．ＤＭＡアドレス．ＤＭ
Ａデータ，バス使用要求（ＢＵＳ−ＲＥＱ）．バス使用
許可（ＢＵＳ−ＧＲＡＮＴ）が転送されている． 第３図ではデータ転送制御回Ｐｉ２２の構成が説明され
ており、ＤＭＡデータのバッフ７リングは内部処理回路
３０て行なわれている。

またデータ転送制御回路２２にはレジスタ３２（ＲＥＱ
）．３４　（ＦＩＮ）．３６　（ｉ−ＤＡＴＡ）．３Ｂ
　（ｏ−ＤＡＴＡ）．４０　（ｉ−ＡＤＨ），４２　（
ｏ−ＡＤＲ）が設けられており、それらは内部処理回路
３０によりアクセスされている．これらのうち、レジス
タ３２にはＬＡＮコントローラ１２に対するＭＰＵ２０
のアクセス要求有無を示すデータが書き込まれ、レジス
タ３４には要求アクセスのオペレーション完了を示すデ
ータが書き込まれる． また、レジスタ３６ではＬＡＮコントローラ１２から読
み出ざれたデータが保持され（ＩＮ命令の発行時）、レ
ジスタ３８ではＬＡＮコントローラ１２へ書込むデータ
が保持される（ＯｔＪＴ命令の発行時）． さらζこ、レジスタ４０ではＬＡＮコントローラ１２の
続出アドレスが保持され（ＩＮ命令の発行時）、レジス
タ４２ではＬＡＮコントローラ１２の書込アドレスが保
持される（ＯＵＴ命令の発行時〉。

なお、レジスタ３２の先頭ビットはＬＡＮコントローラ
１２の内部レジスタを読み出す要求がＭＰＵ２０から発
行されたことを示すために使用され、その次のビットは
ＬＡＮコントローラ１２の内部レジスタに書き込む要求
がＭＰＵ２０から発行されたことを示すために使用され
ている。

ここで内部処理回路３０においては、以上のレジスタ３
２．３４．３６．３Ｂ．４０．４２を用いたデータ（前
記命令，指示など）の転送がＤＭＡのデータ転送の合間
に行なわれる。

例えば、ＭＰＵ２０がＬＡＮコントローラ１２の内部レ
ジスタにデータを書き込む場合では、ＭＰＵ２０との間
でＤＭＡ転送の行なわれていないことが内部処理回路３
０で確認されると、ＭＰＵ２０から送出されたレジスタ
アドレスと書込データが内部処理回路３０で受信され、
それらがレジスタ４２．３８に各々格納され、レジスタ
３２の第２ビットにこの要求を示す値がセットされる。

そしてＬＡＮコントローラ１２との間てＤ　ｌｖｉ　Ａ
転送の行なわれていないことが確認されると、内部処理
回路３０からＬＡＮコントローラ１２に書き込み指示が
与えられ、ＬＡＮコントローラ１２が書き込みモードと
される。

さらにＬＡＮコントローラ１２の内部レジスタのうち、
レジスタ４２のアドレスで示されるものにレジスタ３日
の保持データが書き込まれ、その書き込み終了が確認さ
れると、レジスタ３４の第２ビットが立てられる． これにより続出指示の削り込みがＭ　Ｐ　Ｕ　２　０に
対して発行され、書き込みの完了が通知される。

ただし、その割り込みはＭＰＵ２０との間でＤＭＡ転送
を行なっていないことが確認されたときに発行される． また、ＭＰＵ２０がＬＡＮコントローラ１２の内部レジ
スタからデータを読み出す場合では、ＭＰＵ２０との間
でＤＭＡ転送が行なわれていないことが確認さ・れると
、ＭＰＵ２０から送出されたレジスタアドレスがレジス
タ４０に書き込まれ、レジスタ３２の先頭ビットが立て
られる。

そしてＬＡＮコントローラ１２との間でＤＭＡ転送の行
なわれていないことが確認されると、読出指示がＬＡＮ
コントローラ１２に与えられ、ＬＡＮコントローラ１２
が続出モードとされる．その結果、レジスタ４０の保持
アドレスで示されるＬＡＮコントローラ１２内部の指定
レジスタからデータが読み出され、レジスタ３６に書き
込まれる。

さらに読み出しの終了が確認されると、レジスタ３４の
第２ビットが立てられる。

その後、ＭＰＵ２６との間でＤＭＡのデータ転送が行な
われていないときに、ＭＰＵ２０に読み出しの指示が割
り込みて与えられる． この割り込みが与えられると、データ転送制御回路２２
とＭＰＵ２０との間でＤＭＡ転送の行なわれていないと
きに、レジスタ３６のデータがＭＰＵ２０へ転送される
。

そして、ＬＡＮコントローラ１２の割り込み要求をＭ　
Ｐ　Ｕ　２　０が受け付ける場合では、ＭＰＵ２０との
間でＤＭＡ転送の行なわれていないことが確認されると
、対象となるＬＡＮコントローラ１２内部のレジスタ（
割り込みの詳細要因を示すデータが格納されている）を
示すアドレスがレジスタ４０に格納され、レジスタ３２
の先頭ビットが立てられる． 次にＬＡＮコントローラ１２との間でＤＭＡ転送が行な
われているか否かが判定され、そのＤＭＡ転送の行なわ
れていないことが確認されると、ＬＡＮコントローラ１
２が読出モートとされる。

さらにレジスタ４０の保持アドレスで示されるＬＡＮコ
ントローラ１２内部のレジスタから割り込みの詳細要因
を示すデータが読み出され、そのデータがレジスタ３６
に書き込まれる．この書き込みの終了が確認されると、
レジスタ３４の先頭ビットが立てられる。

そしてＭＰＵ２０との間でＤＭＡ転送の行なわれていな
いことが確認されると、ＭＰＵ２０へ続出指示が割り込
みで与えられる。

その後、ＭＰＵ２０との間でＤＭＡ転送の行なわれてい
ないことが再び確認されると、レジスタ３６のデータが
ＭＰＵ２０へ転送される．第４図ではＭＰＵ２０がＬＡ
Ｎコントローラ１２の内部レジスタにデータを書き込む
ときの作用が説明されている。

同図において、ＤＭＡの転送要求がＬＡＮコントローラ
１２から発行され（ＨＯＬＤ）、その転送が許可される
と（ＨＬＤＡ）、データｗｏｒｄＯ．ｗｏｒｄｌがＬＡ
Ｎコントローラ１２からデータ転送制御回路２２へ順に
転送される．そしてバス使用の要求（ＢＵＳ　−　ＲＥ
Ｑ）がデ一夕転送制御回路２２からＭＰＵ２０に発行ざ
れ、その要求が許可されると（ＢＵＳ　　ＧＲＡＮＴ）
、データｗｏｒｄｙ．ｗｏｒｄｌを組み立てたデータＷ
ＯＲＤＯがデータ転送制御回路２２からＭＰＵ２０へＤ
ＭＡ転送される。

また次回においては、ＬＡＮコントローラ１２からＤＭ
Ａ転送されたデータｗｏ　ｒ　ｄ　２．　ｗｏ　ｒｄ３
を組み立てたデータＷＯＲＤＩがデータ転送制御回路２
２からＭＰＵ２０へＤＭＡ転送される．さらに、データ
ｗｏｒｄｙ，ｗｏｒｄｌがＬＡＮコントローラ１２から
データ転送制御回路２２へＤＭＡ転送されているときで
、データＷＯＲＤＯがデータ転送制御回路２２からＭＰ
Ｕ２０へＤＭＡ転送される前に、ＯＵＴ命令がＭＰＵ２
０で発行され（ａ）、データ転送制御回路２２に与えら
れる． そして、データｗｏｒｄｙ，ｗｏｒｄｌのＤＭＡ転送が
終了すると、ＬＡＮコントローラ１２が書き込みモード
とされ、ＬＡＮコントローラ１２内部の指定レジスタに
データ（Ｗ−ＤＡＴＡ）が書き込まれる（ｂ）。

その終了は、データＷＯＲＤＯがＭＰＵ２０へＤＭＡ転
送されてから次回のＤＭＡ転送が開始される前に、ＭＰ
Ｕ２０へ割り込みで通知される（ｃ）． 第５図ではＭＰＵ２０がＬＡＮコントローラ１２の内部
レジスタに格納されたデータを読み出すときの作用が説
明されている。

この場合には、データｗｏｒｄｙ，ｗｏｒｄｌがＬＡＮ
コントローラ１２からデータ転送回路２２へＤＭＡ転送
されているときでデータＷＯＲＤＯがデータ転送制御回
路２２からＭＰＵ２０へＤＭＡ転送される前に、ＩＮ命
令が発行され（ａ）、データ転送制御回路２２に与えら
れる．そしてデータｗｏｒｄｏ，ｗｏｒｄｌのＤＭＡ転
送が終了すると、ＬＡＮコントｏ−ラ１２が読出モード
とされ、その内部の指定レジスタに格納されたデータ（
Ｒ−ｄａｔａ）が読み出される（ｂ）． この読み出しの終了は、データＷＯＲＤＯがＭＰＵ２０
へＤＭＡ転送されてから次回のＤＭＡ転送が開始される
前に、ＭＰＵ２０へ割り込みで通知される（Ｃ）． さらにデータ転送制御回路２２からＭＰＵ２０にデータ
ＷＯＲＤＩがＤ　Ｍ　Ａ転送されて次回のＤＭＡ転送が
終了すると、ＬＡＮコントローラ１２からデータ転送制
御回路２２に読み出されていたデータ（Ｒ−ｄａｔａ）
がデータ転送制御回路２２からＭＰＵ２０へ転送される
（　ｄ　）　，第６図ではＬＡＮコントローラ１２の割
り込み要求がＭＰＵ２０へ与えられるときの作用が説明
されており、最初のＤＭＡ転送が行なわれる前にＭＰＵ
２０からデータ転送制御回路２２へ割り込み要求が与え
られる（ａ）。

次に、データｗｏｒｄｏ，ｗｏｒｄｌの最初のＤＭＡ転
送が終了した後で次のＤＭＡ転送が開始される前に、Ｌ
ＡＮコントローラ１２が読出モードとされ、割り込みの
！￥細要因が示されるデータ（Ｒ−ｄａｔａ）を格納し
ているレジスタの読み出しが行なわれる（ｂ）。

そしてデータＷＯＲＤＯのＤＭＡ転送が終了すると、次
回のＤＭＡ転送が開始される前に、読み出し終了がデー
タ転送制御回路２２からＭＰＵ２０へ割り込みで通知ざ
れる（Ｃ）． その後、２回目のＤＭＡ転送が終了すると、ＬＡＮコン
トローラ１２からデータ転送制御回路２２へ読み出ざれ
ていた割り込み詳細要因のデータ（Ｒ−ｄａｔａ）がデ
ータ転送制御回路２２からＭＰＵ２０へ読み出される． 以上説明したように本実施例によれば、ＬＡＮコントロ
ーラ１２，ＭＰＵ２０との間でＤＭＡ転送が行なわれて
いないときにデータ転送制御回路２２がＬＡＮコントロ
ーラ１２に対するＭＰＵ２０のアクセスを代行するので
、ＬＡＮコントローラ１２に対するアクセスとＤＭＡ転
送との競合を回避できる． したがって、ＬＡＮコントローラ１２に対するアクセス
要求がＬＡＮコントローラ１２とデータ転送制御回路２
２との間でＤＭＡ転送が行なわれているときにいかなる
タイミングでＭＰＵ２０から発行されても、データ転送
制御回路２２においてＬＡＮコントローラからＤＭＡ転
送されたデータの溢れが生ずることはない。

したがって、そのＤＭＡ転送データの消失を招くことは
なく、このため、ＬＡＮアダプタ（５日）内でＤＭＡ転
送の効率を高めることが可能となる。

［発明の効果コ 以上説明したように本発明によれば、ＤＭＡ転送の行な
われていないときにＬＡＮコントローラ，処理回路とデ
ータ転送制御回路との間でデータ転送が行なわれるので
、ＤＭＡ転送の合間にＬＡＮコントローラに対する処理
＠路のアクセスをデータ転送制御回路に代行させてその
アクセスとＤ　ＭＡ転送との競合を回避できる． このため、ＤＭＡ転送を誤りなく確実に行なってＤＭＡ
転送の効率を高めることが可能となる．

【図面の簡単な説明】

第１図は発明の原理説明図、 第２図は実施例の構成説明図、 第３図は実施例におけるデータ転送制御回路の構成説明
図、 第４図，第５図，第６図は実施例の作用説明図、第７図
はＬＡＮアダプタを使用したコンピュータシステムの構
成説明図、 第８図は従来におけるＬＡＮアダプタの構成説明図、 である。 ３２， ３４， ３６．　　３８， ４０， ４２ レジスタ。

Claims (1)

1. 【特許請求の範囲】 ＬＡＮ伝送路（１０）とのデータ送受信を制御するＬＡ
   Ｎコントローラ（１２）と、 上位側のバス（１４）に対するインターフェイス制御を
   行なうバスコントローラ（１６）と、ＬＡＮコントロー
   ラ（１２）とバスコントローラ（１６）により直接アク
   セスされるメモリ（１８）が設けられ、メモリ（１８）
   に対する直接アクセスの要求を調停する処理回路（２０
   ）と、ＬＡＮコントローラ（１２）と処理回路（２０）
   が取り扱うデータの幅を両者間で転送されるデータのバ
   ッファリングにより整合させるデータ転送制御回路（２
   ２）と、 を有し、 データ転送制御回路（２２）は、 ＬＡＮコントローラ（１２）との間で前記直接アクセス
   のデータ転送が行なわれていないときにＬＡＮコントロ
   ーラ（１２）との間でデータを転送する手段（２４）と
   、 処理回路（２０）との間で前記直接アクセスのデータ転
   送が行なわれていないときに処理回路（２０）との間で
   データを転送する手段（２６）と、を含む、 ことを特徴とするＬＡＮアダプタ。