JPH0318239B2 - - Google Patents
Info
- Publication number
- JPH0318239B2 JPH0318239B2 JP2493682A JP2493682A JPH0318239B2 JP H0318239 B2 JPH0318239 B2 JP H0318239B2 JP 2493682 A JP2493682 A JP 2493682A JP 2493682 A JP2493682 A JP 2493682A JP H0318239 B2 JPH0318239 B2 JP H0318239B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- measurement
- switch
- disconnection
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【発明の詳細な説明】
本発明は、被測定信号源の断線検出手段を有す
る多点データ測定装置に関するもので、断線検出
のシーケンスに改良を施すことにより、高速で多
点のデータが測定できるようにしたものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a multi-point data measuring device having disconnection detection means for a signal source under test, and by improving the disconnection detection sequence, it is possible to measure multi-point data at high speed. This is how it was done.
被測定信号源の断線検出手段を有する多点デー
タ測定装置における測定シーケンスには第1図
イ,ロに示す2通りの方法がある。イのシーケン
スは各チヤネル(CH)の測定の直前に各チヤネ
ル毎に断線検出を行うシーケンスであり、ロは測
定に先立つて全チヤネルの断線チエツクを行い、
その後に全チヤネルの測定シーケンスをランさせ
る方法である。 There are two methods of measurement sequences shown in FIG. 1A and 1B in a multi-point data measurement apparatus having a means for detecting disconnection of the signal source under test. The sequence (a) is a sequence in which disconnection is detected for each channel (CH) immediately before measurement, and the sequence (b) is a sequence in which disconnection is checked for all channels prior to measurement.
This method then runs the measurement sequence for all channels.
しかし、イの方法では断線検出の直後に測定が
入るので、断線検出のための影響が回復する時間
が長い入力部をもつ測定装置では高速でデータ処
理を行なおうとすると測定誤差が生じる。また、
ロの方法では、計測スタートtsから測定開始まで
の待時間が長くなり、有意のデータを取り損う欠
点がある。 However, in method A, measurement is performed immediately after detecting a disconnection, so if a measuring device has an input section that takes a long time to recover from the effects of detecting a disconnection, a measurement error will occur if high-speed data processing is attempted. Also,
The method (B) has the drawback that the waiting time from the start of measurement ts to the start of measurement is long, and significant data may be missed.
本発明はこれらの点を改良するためになされた
もので、第2図にその測定シーケンスを示す。第
2図に示す如く、本発明においては計測スタート
tsから先ず全チヤネルの測定を行ない、その測定
が終つてから全チヤネルの断線を検出するように
したものである。 The present invention has been made to improve these points, and the measurement sequence thereof is shown in FIG. As shown in Figure 2, in the present invention, the measurement starts
First, all channels are measured from ts, and disconnections in all channels are detected after the measurement is completed.
このようなシーケンスをもつ本発明の多点デー
タ測定装置においては、全チヤネルの測定の後に
まとめて全チヤネルの断線チエツクを行うように
しているので、例え断線チエツクのための影響が
回復する時間が長い入力部をもつ多点データ測定
装置でも、その回復に要する時間を実質的に無視
することができ、多点のデータを短時間で精度良
く測定することができる。また、計測スタートか
ら直ちに測定に入るので、有意のデータを取り損
うこともなくなる。 In the multi-point data measuring device of the present invention having such a sequence, the disconnection check for all channels is performed at once after the measurement of all channels, so even if it takes time for the effects of the disconnection check to recover. Even in the case of a multi-point data measuring device having a long input section, the time required for recovery can be substantially ignored, and multi-point data can be measured with high accuracy in a short time. Furthermore, since measurement begins immediately after the start of measurement, there is no possibility of missing significant data.
本発明の多点データ測定装置に用いられる入力
回路としては必ずしも特定のものに限定されるも
のではないが、実施例で用いられている入力部お
よびこの入力部をもつ多点データ測定装置の構成
について以下に説明する。なお、この入力部に用
いられている絶縁回路は本願出願人によつて既に
特願昭52−107511号として出願されている。以
下、本発明の多点データ測定装置を説明する前
に、その既出願の絶縁回路について第3図を用い
て説明する。 Although the input circuit used in the multi-point data measuring device of the present invention is not necessarily limited to a specific one, the input section used in the embodiment and the configuration of the multi-point data measuring device having this input section will be explained below. The insulation circuit used in this input section has already been filed as Japanese Patent Application No. 107511/1983 by the applicant of the present invention. Hereinafter, before explaining the multi-point data measuring device of the present invention, the insulation circuit of the previously applied application will be explained using FIG. 3.
第3図において、EXは被測定信号源、Dpはダ
イオードD1とD2とを並列かつ逆極性に接続した
ダイオード回路で、その電圧Vに対する電流Iの
特性は第4図の如く示される。同様に、Dsはダ
イオードD3とD4とを並列かつ逆極性に接続した
ダイオード回路で、そのV、I特性は同様に第4
図で示される。Tは1:1の小形パルストランス
で3次巻線n3を有し、この3次巻線n3にはインパ
ルス電流i0が供給される。C1、C2はコンデンサ
で、コンデンサC1と逆並列接続ダイオード回路
DpおよびトランスTの1次巻線n1で入力回路が
構成され、トランスTの2次巻線n2と逆並列接続
ダイオード回路DsおよびコンデンサC2で出力回
路が構成される。トランスTを理想トランスとす
れば、1次、2次巻線n1、n2に生じる電圧e1、e2
と巻線n1、n2を流れる電流i1、i2には、e1=e2、i1
+i2=i0の関係が成立し、更にトランスTからみ
た左右の対称性を考慮すると、定常状態において
はi1=i2=i0/2となる。3次巻線n3に供給する
インパルス電流i0として第5図イに示す振幅±I0
の電流を用いれば、i1、i2は第3図ロの如く振幅
±I0/2のパルス電流となる。 In Figure 3, E X is the signal source to be measured, Dp is a diode circuit in which diodes D1 and D2 are connected in parallel and with opposite polarity, and the characteristics of current I with respect to voltage V are shown in Figure 4. . Similarly, Ds is a diode circuit in which diodes D 3 and D 4 are connected in parallel and with opposite polarity, and its V and I characteristics are similarly 4th.
Illustrated in the figure. T is a 1:1 small pulse transformer having a tertiary winding n 3 , and an impulse current i 0 is supplied to this tertiary winding n 3 . C 1 and C 2 are capacitors, and a diode circuit is connected in anti-parallel with capacitor C 1
An input circuit is composed of Dp and the primary winding n 1 of the transformer T, and an output circuit is composed of the secondary winding n 2 of the transformer T, the anti-parallel connected diode circuit Ds, and the capacitor C 2 . If the transformer T is an ideal transformer, the voltages e 1 and e 2 generated in the primary and secondary windings n 1 and n 2 are
And for the currents i 1 and i 2 flowing through the windings n 1 and n 2 , e 1 = e 2 , i 1
If the relationship +i 2 =i 0 is established, and further considering the left-right symmetry seen from the transformer T, then i 1 =i 2 =i 0 /2 in the steady state. Assuming the impulse current i 0 supplied to the tertiary winding n 3 , the amplitude shown in Figure 5 A is ±I 0
If the currents are used, i 1 and i 2 become pulse currents with an amplitude of ±I 0 /2 as shown in FIG. 3B.
第4図に示すダイオードD1,D2(D3,D4)の
V、I特性において、I=±I0/2に対応する端
子間電圧の絶対値をΔ1、Δ2(Δ3、Δ4に対しては
Δ′1、Δ′2)とすれば、トランスTの1次巻線n1に
生じる電圧e1はインパルス電流i0が正パルスの時
は(EX+Δ1)に、i0が負のパルスの時は(EX+
Δ2)となる。同様に、出力回路の巻線n2の電圧e2
は第3図のハに示す如くi0が正パルスの時にe2=
E2+Δ′1、負パルス時にe2=E2+Δ′2となる。電圧
e2はコンデンサC2で波され、出力電圧E2とな
る。この出力電圧E2はe1=e2が成立する値で平衡
する。すなわち、出力電圧E2は、
i0が正パル時には……EX+Δ1=E2+Δ′1
i0が負パルス時には……EX+Δ2=E2+Δ′2
で表わされる2つの式の加算平均値として導かれ
る。 In the V and I characteristics of the diodes D 1 , D 2 (D 3 , D 4 ) shown in FIG . , Δ′ 1 , Δ′ 2 ) for Δ 4 , the voltage e 1 generated in the primary winding n 1 of the transformer T is ( EX + Δ 1 ) when the impulse current i 0 is a positive pulse. , when i 0 is a negative pulse, ( E
Δ 2 ). Similarly, the voltage e 2 in winding n 2 of the output circuit
As shown in Figure 3C, when i 0 is a positive pulse, e 2 =
E 2 +Δ′ 1 , and e 2 =E 2 +Δ′ 2 during negative pulse. Voltage
e 2 is waveformed by capacitor C 2 and becomes the output voltage E 2 . This output voltage E 2 is balanced at a value that satisfies e 1 =e 2 . In other words, the output voltage E 2 is expressed by the following two equations: When i 0 is a positive pulse...E X +Δ 1 = E 2 + Δ ' 1 When i 0 is a negative pulse...E It is derived as the additive average value of .
E2=EX−Δ1−Δ′1/2−Δ2−Δ′2/2 ……(1)
したがつて、Δ1−Δ′1、Δ2−Δ′2とすれば、E2
は入力直流電圧EXに等しく、かつ入力回路とは
電気的に絶縁された電圧となる。なお、上述では
トランスTに3次巻線n3を用いた場合を例示した
が、第6図イの如くインパルス電流源IPを1次、
2次巻線n1、n2を有するトランスTの2次巻線n2
の両端に接続してもよく、あるいは並列ダイオー
ド回路DpとDsのそれぞれの両端間に接続するよ
うにしてもよい。また、ダイオードD1,D2(D3,
D4)に代えて、第6図ロの如くダイオード接続
するようにしたトランジスタを用いるようにして
もよい。 E 2 = E _ _ _ _ _ _ 2
is equal to the input DC voltage EX and is electrically isolated from the input circuit. In addition, although the case where the tertiary winding n3 is used in the transformer T is illustrated above, as shown in Fig. 6A, the impulse current source IP is the primary winding,
Secondary winding n 2 of a transformer T with secondary windings n 1 , n 2
Alternatively, it may be connected between both ends of the parallel diode circuits Dp and Ds. In addition, diodes D 1 , D 2 (D 3 ,
D 4 ) may be replaced with a diode-connected transistor as shown in FIG. 6B.
このような絶縁回は回路構成が簡単で、かつ小
形であるにも拘らず低レベルの信号を絶縁するこ
とができ、現在では種々のものに用いられてい
る。 Such an insulating circuit has a simple circuit configuration and can insulate low-level signals despite its small size, and is currently used in a variety of applications.
本発明はこのような絶縁回路を入力部に持つ測
定装置において、測定シーケンスを第2図で説明
した如く改良したもので、その実施例を第7図に
示す。第7図において、IS1,IS2,……はそれぞ
れ第3図で示した絶縁回路、EX1,EX2,……は被
測定信号、RX1,RX2,……はそれぞれ被測定信
号源のインピーダンスを示すものである。この信
号源には熱電対が多く用いられる。ρ1、ρ2はそれ
ぞれ実装上部品固有の絶縁抵抗、S1,S2,……は
それぞれスキヤナスイツチ、Aは増幅器、ADは
アナログ・デイジタル変換器(以下、単にAD変
換器という)、CONTは演算制御回路、DISは表
示回路、SBは断線検出用スイツチ、IBSは断線
検出用電流源、COPはコンパレータ、ESは基準
電圧源である。絶縁抵抗ρ1はコンデンサC1に並列
に接続され、被測定信号源EX1はその絶縁抵抗ρ1
に並列に接続されている。絶縁抵抗ρ2はコンデン
サC2に並列に接続され、その一方の接続点Xは
スイツチS1を介して増幅器Aの入力端に接続さ
れ、この増幅器の出力端はAD変換器と演算制御
回路CONTを介して表示回路DISに接続されてい
る。増幅器Aの入力端は更にスイツチSBを介し
て電流源IBSに接続されるとともに、コンパレー
タCOPの一方の入力端に接続されている。なお、
コンパレータCOPの一方の入力端は図の点線で
示す如く、増幅器Aの出力端に接続しても良い。
コンパレータCOPの他方の入力端は基準電圧源
ESを介してコモンに接続されている。コンパレ
ータCOPの出力端は演算・制御回路CONTに接
続されている。絶縁回路IS2、……も上記絶縁回
路IS1と全く同一構成のもので、スイツチS2,…
…を介してそれぞれ増幅器Aの入力端に接続され
ている。 The present invention is a measuring device having such an insulating circuit at its input section, in which the measurement sequence is improved as explained in FIG. 2, and an embodiment thereof is shown in FIG. In Fig. 7, IS 1 , IS 2 , ... are the insulation circuits shown in Fig. 3, EX1 , EX2 , ... are the signals under test, and R X1 , R X2 , ... are the signals under test, respectively. It shows the impedance of the source. Thermocouples are often used as this signal source. ρ 1 and ρ 2 are insulation resistances specific to the mounted components, S 1 , S 2 , ... are respectively scanner switches, A is an amplifier, AD is an analog-to-digital converter (hereinafter simply referred to as AD converter), and CONT is The arithmetic control circuit, DIS is a display circuit, SB is a disconnection detection switch, IBS is a current source for disconnection detection, COP is a comparator, and ES is a reference voltage source. The insulation resistance ρ 1 is connected in parallel with the capacitor C 1 , and the signal source under test E
are connected in parallel. The insulation resistance ρ 2 is connected in parallel to the capacitor C 2 , and one of its connection points is connected to the display circuit DIS through. The input terminal of the amplifier A is further connected to a current source IBS via a switch SB, and is also connected to one input terminal of a comparator COP. In addition,
One input terminal of the comparator COP may be connected to the output terminal of the amplifier A, as shown by the dotted line in the figure.
The other input terminal of the comparator COP is the reference voltage source
Connected to common via ES. The output end of the comparator COP is connected to the arithmetic/control circuit CONT. The insulating circuits IS 2 , . . . also have exactly the same configuration as the above-mentioned insulating circuit IS 1 , and the switches S 2 , . . .
... are connected to the input terminal of amplifier A, respectively.
このような構成の本発明装置において断線検出
のための動作について説明すると次の如くなる。
この断線検出は第2図のシーケンスで示した如く
被測定信号EX1,EX2……の測定後に行われる。被
測定信号EX1,EX2,……の測定はスキヤナ接点
S1、S2を順次オンにし、EX1,EX2,……を第3図
の説明に基づいて動作する絶縁回路IS1,IS2,…
…を介してAD変換器に与え、このAD変換器で
入力信号EX1,EX2,……を順次デイジタル信号に
変換し、演算・制御回路CONTに入力すること
により行われる。全チヤネルの測定が終つたら、
次に断線検出のシーケンスに入る。断線検出次に
おいてもスキヤナ接点S1、S2、……を順次オンに
する。いま、スキヤナ接点S1がオンのとき断線検
出用スイツチSBを第8図に示す時刻t0において
オンにすると、電流源IBSから得られる断線検出
用電流IBはスイツチSBとS1を介して絶縁回路IS1
における出力側コンデンサC2に流れ、これによ
りC2が充電される。この充電とほとんど同時に
その電位は入力回路のコンデンサC1に転移され
る。その結果、コンデンサC1の電圧eiは第8図の
曲線イの如く示される。次に、第8図において時
刻t1においてスイツチSBがオフになるが、この
場合の動作を検討する。いま、被測定信号源EX1
のインピーダンスRX1が小さい場合、入力回路側
コンデンサC1の電荷はC1・RX1の時定数で放電す
るため、その電位は急速に低下する。絶縁回路
IS、の出力電圧eOもほとんど同時コンデンサC1の
電位に追従して減少する。この様子は第8図の曲
線ロで示される。一方、被測定信号源EX1のイン
ピーダンスRX1が断線している場合、その放電時
定数はC1・ρ1とC2・ρ2が代表的なものとなり、第
8図の曲線ハの様にゆつくりと減衰する。したが
つて、コンパレータCOPに用いる基準電圧Esの
値をEcとしておけばスイツチSBがオフになつた
後のある時間(例えば時刻t3)で見ると、コンパ
レーシヨンレベルEcに対してロ曲線とハ曲線は
明らかに分離され、この相違はコンパレータ
COPによつて検出される。すなわち、被測定信
号源EX1の断線をコンパレータCOPによつて検出
することができる。被測定信号源EX2,……の断
線もスイツチS2,……をオンにすることにより、
上記の動作に準じて順次行われる。コンパレータ
COPの出力は演算・制御回路CONTに入力され
る。コンパレータCOPにより得られた信号で演
算・制御回路CONTは前に入力されていた被測
定信号EX1,EX2,……の値が有意か無意かを判定
する。表示回路DISは制御回路CONTより得られ
る有意である被測定信号の値を測定データとして
表示又は印字する。 The operation for detecting a disconnection in the apparatus of the present invention having such a configuration will be explained as follows.
This disconnection detection is performed after measuring the signals under test EX1 , EX2, . . . as shown in the sequence of FIG. Measurement of signals to be measured EX1 , EX2 , ... is done using scanner contacts.
Isolation circuits IS 1 , IS 2 , ... which turn on S 1 and S 2 sequentially and operate E X1 , E X2 , ... based on the explanation in Fig. 3 are constructed.
... to an AD converter, and the AD converter sequentially converts the input signals EX1 , EX2 , ... into digital signals, which are then input to the arithmetic/control circuit CONT. After measuring all channels,
Next, a disconnection detection sequence begins. Even after detecting a disconnection, the scanner contacts S 1 , S 2 , . . . are turned on in sequence. Now, when the scanner contact S1 is on and the disconnection detection switch SB is turned on at time t0 shown in Figure 8, the disconnection detection current IB obtained from the current source IBS is isolated via the switch SB and S1 . circuit IS 1
The current flows to the output side capacitor C 2 at the output side, thereby charging C 2 . Almost simultaneously with this charging, the potential is transferred to the capacitor C 1 of the input circuit. As a result, the voltage e i of the capacitor C 1 is shown as curve A in FIG. Next, in FIG. 8, switch SB is turned off at time t1 , and the operation in this case will be discussed. Now, the signal source under test E
When the impedance R X1 of is small, the charge in the input circuit side capacitor C 1 is discharged with a time constant of C 1 ·R X1 , so its potential drops rapidly. isolated circuit
IS, the output voltage eO also decreases almost simultaneously following the potential of capacitor C1 . This situation is shown by curve B in FIG. On the other hand , if the impedance R X1 of the signal source to be measured E It decays slowly. Therefore, if the value of the reference voltage Es used for the comparator COP is set to Ec, then at a certain time (for example, time t 3 ) after the switch SB is turned off, the comparison level Ec will become a curve B. The curves are clearly separated and this difference is explained by the comparator
Detected by COP. That is, a disconnection of the signal source under test EX1 can be detected by the comparator COP. Disconnection of the signal source under test E
The operations are performed sequentially according to the above operations. comparator
The output of COP is input to the arithmetic/control circuit CONT. Using the signal obtained by the comparator COP, the arithmetic/control circuit CONT determines whether the values of the previously input signals under test EX1 , EX2 , . . . are significant or insignificant. The display circuit DIS displays or prints the significant value of the signal to be measured obtained from the control circuit CONT as measurement data.
このように、入力部にコンデンサC1、C2を有
し、これに断線検出用電流IBを流して被測定信
号源の断線の有無を検出するようにした装置にお
いては、コンデンサC1、C2の電荷が完全に放電
されないうちに測定すると誤差ぎ生じるが、完全
に放電するまでにはかなりの時間を要する。その
ため、第1図イの如く、各チヤネル毎に断線の検
出と測定を行うシーケンスではチヤネル数が多く
なると、全チヤネルの測定にかなりの時間が必要
となる。また、第1図ロの如く測定に先立つて全
チヤネルの断線を行うようにした場合にも、コン
デンサC1、C2に断線検出用の電流を流して断線
の有無を検出するようにした装置ではコンデンサ
の放電の為にかなりの時間がかるので、有無のデ
ータを取り損なう事がある。これに対して、本発
明の装置は纏めて断線検出を行うようにしたので
第1図イの装置より高速でこれを行うことができ
る。しかも、全チヤネルの測定終了後に断線検出
を行うようにしたので、計測指令から直ぐに測定
し始める為に第1図ロの装置の如く有意のデータ
を取り損なう事は無くなる。 In this way, in a device that has capacitors C 1 and C 2 in the input section and detects the presence or absence of a wire break in the signal source under test by flowing the disconnection detection current IB through these, the capacitors C 1 and C Measuring the 2nd charge before it is completely discharged will cause an error, but it takes a considerable amount of time for it to be completely discharged. Therefore, as shown in FIG. 1A, in a sequence in which disconnection is detected and measured for each channel, when the number of channels increases, a considerable amount of time is required to measure all channels. In addition, even if all channels are disconnected prior to measurement as shown in Figure 1B, in a device that detects the presence or absence of disconnection by flowing a disconnection detection current through capacitors C1 and C2, the capacitor Since it takes a considerable amount of time for the discharge to occur, data on presence or absence may be lost. On the other hand, since the apparatus of the present invention detects disconnection all at once, it can perform this detection at a higher speed than the apparatus shown in FIG. 1A. Moreover, since disconnection detection is performed after the measurement of all channels is completed, measurement starts immediately after the measurement command, so there is no possibility of missing significant data as in the apparatus shown in FIG. 1B.
第1図イ,ロは従来の測定シーケンスを説明す
るための図、第2図は本発明装置の測定シーケン
スを説明するための図、第3図は本発明の測定装
置に用いられる絶縁回路の接続図、第4図および
第5図は第3図の特性および動作を説明するため
の図、第6図は第3図の他の回路例を示す図、第
7図は本発明の測定装置の一実施例を示す接続
図、第8図はその動作を説明するための図であ
る。
IS1,IS2,……絶縁回路、EX1,EX2、……被測
定信号源、AD……アナログ・デイジタル変換
器、SB……断線検出用スイツチ。
Figures 1A and 1B are diagrams for explaining the conventional measurement sequence, Figure 2 is a diagram for explaining the measurement sequence of the device of the present invention, and Figure 3 is a diagram of the isolation circuit used in the measurement device of the present invention. Connection diagrams, FIGS. 4 and 5 are diagrams for explaining the characteristics and operation of FIG. 3, FIG. 6 is a diagram showing another circuit example of FIG. 3, and FIG. 7 is a measuring device of the present invention. FIG. 8 is a connection diagram showing one embodiment of the present invention, and is a diagram for explaining its operation. IS 1 , IS 2 , ...Isolation circuit, EX1 , E
Claims (1)
ストランスと夫々一対のダイオードを並列かつ逆
方向に接続してなり前記パルストランスの1次及
び2巻線に各別に接続されたダイオード回路及び
各ダイオード回路を介して前記パルストランスの
1次及び2次巻線に接続されたコンデンサよりな
り1次巻線惻に被測定信号源が接続される同一構
成の複数の絶縁回路、この複数の絶縁回路の2次
巻線惻がスキヤナスイツチを介して接続されるア
ナログ・デイジタル変換器、このアナログ・デイ
ジタル変換器の出力を表示する表示回路及び前記
スキヤナスイツチとアナログ・デイジタル変換器
との間にスイツチを介して接続された電流源を具
備し、この電流源からの電流を前期スイツチを介
して順次絶縁回路に与えることにより前記被測定
信号源の断線検出を行うようにした測定装置にし
て、この断線検出を全チヤネルの測定終了後に行
うようにしたことを特徴とするシーケンスを有す
る多点データ測定装置。1. A pulse transformer whose tertiary winding is supplied with an impulse current, and a pair of diodes each connected in parallel and in opposite directions, and a diode circuit and each diode connected separately to the first and second windings of the pulse transformer. A plurality of insulating circuits having the same configuration each including a capacitor connected to the primary and secondary windings of the pulse transformer through a circuit and having a signal source to be measured connected to the primary winding; An analog-to-digital converter to which the secondary winding is connected via a scanner switch, a display circuit for displaying the output of this analog-to-digital converter, and a connection between the scanner switch and the analog-to-digital converter via a switch. The measuring device is equipped with a current source that detects a disconnection in the signal source under test by sequentially applying current from the current source to an insulating circuit via a switch. A multi-point data measuring device having a sequence characterized in that the sequence is performed after channel measurement is completed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2493682A JPS58142500A (en) | 1982-02-18 | 1982-02-18 | Multi-point data measuring apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2493682A JPS58142500A (en) | 1982-02-18 | 1982-02-18 | Multi-point data measuring apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58142500A JPS58142500A (en) | 1983-08-24 |
| JPH0318239B2 true JPH0318239B2 (en) | 1991-03-12 |
Family
ID=12151949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2493682A Granted JPS58142500A (en) | 1982-02-18 | 1982-02-18 | Multi-point data measuring apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58142500A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5816853B2 (en) | 2011-06-28 | 2015-11-18 | パナソニックIpマネジメント株式会社 | Voltage measuring device |
-
1982
- 1982-02-18 JP JP2493682A patent/JPS58142500A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58142500A (en) | 1983-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0318239B2 (en) | ||
| JPH0216294Y2 (en) | ||
| US3906162A (en) | Loop extender with bypass capacitor discharge | |
| WO2023026839A1 (en) | Impedance measuring device | |
| US3064090A (en) | Line testing circuit | |
| JP2001210567A (en) | Method and equipment for determining polarity of electrolytic polarized capacitor | |
| JP3257583B2 (en) | Method and apparatus for determining disconnection of subscriber line | |
| JP2004328614A (en) | Method of correcting unbalanced signal | |
| JP3193799B2 (en) | Communication terminal device | |
| US3431494A (en) | In-circuit transistor testing apparatus | |
| US3894192A (en) | DX signaling circuit | |
| JPH0415516B2 (en) | ||
| JPS5880957A (en) | Method of detecting loop current reference value in communication device | |
| JPH0690247B2 (en) | Insulation resistance measuring device self-diagnosis method | |
| JPH0219909Y2 (en) | ||
| JPH025335B2 (en) | ||
| JP3096990B2 (en) | Cable core contrast method | |
| US2419580A (en) | Testing system for impulse generators | |
| JP2000066990A (en) | Connection recognition event circuit | |
| JPH0476247B2 (en) | ||
| JP2591119B2 (en) | Line fault location measurement method | |
| JPS5846689B2 (en) | Liquid level detection device | |
| JPH08304887A (en) | Flash meter | |
| JPH0358597A (en) | Call originating signal detecting circuit | |
| JPH0344575A (en) | Pair identifier for cable conductor |