JPH0318239B2 - - Google Patents
Info
- Publication number
- JPH0318239B2 JPH0318239B2 JP2493682A JP2493682A JPH0318239B2 JP H0318239 B2 JPH0318239 B2 JP H0318239B2 JP 2493682 A JP2493682 A JP 2493682A JP 2493682 A JP2493682 A JP 2493682A JP H0318239 B2 JPH0318239 B2 JP H0318239B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- measurement
- switch
- disconnection
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【発明の詳細な説明】
本発明は、被測定信号源の断線検出手段を有す
る多点データ測定装置に関するもので、断線検出
のシーケンスに改良を施すことにより、高速で多
点のデータが測定できるようにしたものである。
る多点データ測定装置に関するもので、断線検出
のシーケンスに改良を施すことにより、高速で多
点のデータが測定できるようにしたものである。
被測定信号源の断線検出手段を有する多点デー
タ測定装置における測定シーケンスには第１図
イ，ロに示す２通りの方法がある。イのシーケン
スは各チヤネル（CH）の測定の直前に各チヤネ
ル毎に断線検出を行うシーケンスであり、ロは測
定に先立つて全チヤネルの断線チエツクを行い、
その後に全チヤネルの測定シーケンスをランさせ
る方法である。
タ測定装置における測定シーケンスには第１図
イ，ロに示す２通りの方法がある。イのシーケン
スは各チヤネル（CH）の測定の直前に各チヤネ
ル毎に断線検出を行うシーケンスであり、ロは測
定に先立つて全チヤネルの断線チエツクを行い、
その後に全チヤネルの測定シーケンスをランさせ
る方法である。
しかし、イの方法では断線検出の直後に測定が
入るので、断線検出のための影響が回復する時間
が長い入力部をもつ測定装置では高速でデータ処
理を行なおうとすると測定誤差が生じる。また、
ロの方法では、計測スタートtsから測定開始まで
の待時間が長くなり、有意のデータを取り損う欠
点がある。
入るので、断線検出のための影響が回復する時間
が長い入力部をもつ測定装置では高速でデータ処
理を行なおうとすると測定誤差が生じる。また、
ロの方法では、計測スタートtsから測定開始まで
の待時間が長くなり、有意のデータを取り損う欠
点がある。
本発明はこれらの点を改良するためになされた
もので、第２図にその測定シーケンスを示す。第
２図に示す如く、本発明においては計測スタート
tsから先ず全チヤネルの測定を行ない、その測定
が終つてから全チヤネルの断線を検出するように
したものである。
もので、第２図にその測定シーケンスを示す。第
２図に示す如く、本発明においては計測スタート
tsから先ず全チヤネルの測定を行ない、その測定
が終つてから全チヤネルの断線を検出するように
したものである。
このようなシーケンスをもつ本発明の多点デー
タ測定装置においては、全チヤネルの測定の後に
まとめて全チヤネルの断線チエツクを行うように
しているので、例え断線チエツクのための影響が
回復する時間が長い入力部をもつ多点データ測定
装置でも、その回復に要する時間を実質的に無視
することができ、多点のデータを短時間で精度良
く測定することができる。また、計測スタートか
ら直ちに測定に入るので、有意のデータを取り損
うこともなくなる。
タ測定装置においては、全チヤネルの測定の後に
まとめて全チヤネルの断線チエツクを行うように
しているので、例え断線チエツクのための影響が
回復する時間が長い入力部をもつ多点データ測定
装置でも、その回復に要する時間を実質的に無視
することができ、多点のデータを短時間で精度良
く測定することができる。また、計測スタートか
ら直ちに測定に入るので、有意のデータを取り損
うこともなくなる。
本発明の多点データ測定装置に用いられる入力
回路としては必ずしも特定のものに限定されるも
のではないが、実施例で用いられている入力部お
よびこの入力部をもつ多点データ測定装置の構成
について以下に説明する。なお、この入力部に用
いられている絶縁回路は本願出願人によつて既に
特願昭52−107511号として出願されている。以
下、本発明の多点データ測定装置を説明する前
に、その既出願の絶縁回路について第３図を用い
て説明する。
回路としては必ずしも特定のものに限定されるも
のではないが、実施例で用いられている入力部お
よびこの入力部をもつ多点データ測定装置の構成
について以下に説明する。なお、この入力部に用
いられている絶縁回路は本願出願人によつて既に
特願昭52−107511号として出願されている。以
下、本発明の多点データ測定装置を説明する前
に、その既出願の絶縁回路について第３図を用い
て説明する。
第３図において、EXは被測定信号源、Dpはダ
イオードD1とD2とを並列かつ逆極性に接続した
ダイオード回路で、その電圧Ｖに対する電流Ｉの
特性は第４図の如く示される。同様に、Dsはダ
イオードD3とD4とを並列かつ逆極性に接続した
ダイオード回路で、そのＶ、Ｉ特性は同様に第４
図で示される。Ｔは１：１の小形パルストランス
で３次巻線n3を有し、この３次巻線n3にはインパ
ルス電流i0が供給される。C1、C2はコンデンサ
で、コンデンサC1と逆並列接続ダイオード回路
DpおよびトランスＴの１次巻線n1で入力回路が
構成され、トランスＴの２次巻線n2と逆並列接続
ダイオード回路DsおよびコンデンサC2で出力回
路が構成される。トランスＴを理想トランスとす
れば、１次、２次巻線n1、n2に生じる電圧e1、e2
と巻線n1、n2を流れる電流i1、i2には、e1＝e2、i1
＋i2＝i0の関係が成立し、更にトランスＴからみ
た左右の対称性を考慮すると、定常状態において
はi1＝i2＝i0／２となる。３次巻線n3に供給する
インパルス電流i0として第５図イに示す振幅±I0
の電流を用いれば、i1、i2は第３図ロの如く振幅
±I0／２のパルス電流となる。
イオードD1とD2とを並列かつ逆極性に接続した
ダイオード回路で、その電圧Ｖに対する電流Ｉの
特性は第４図の如く示される。同様に、Dsはダ
イオードD3とD4とを並列かつ逆極性に接続した
ダイオード回路で、そのＶ、Ｉ特性は同様に第４
図で示される。Ｔは１：１の小形パルストランス
で３次巻線n3を有し、この３次巻線n3にはインパ
ルス電流i0が供給される。C1、C2はコンデンサ
で、コンデンサC1と逆並列接続ダイオード回路
DpおよびトランスＴの１次巻線n1で入力回路が
構成され、トランスＴの２次巻線n2と逆並列接続
ダイオード回路DsおよびコンデンサC2で出力回
路が構成される。トランスＴを理想トランスとす
れば、１次、２次巻線n1、n2に生じる電圧e1、e2
と巻線n1、n2を流れる電流i1、i2には、e1＝e2、i1
＋i2＝i0の関係が成立し、更にトランスＴからみ
た左右の対称性を考慮すると、定常状態において
はi1＝i2＝i0／２となる。３次巻線n3に供給する
インパルス電流i0として第５図イに示す振幅±I0
の電流を用いれば、i1、i2は第３図ロの如く振幅
±I0／２のパルス電流となる。
第４図に示すダイオードD1，D2（D3，D4）の
Ｖ、Ｉ特性において、Ｉ＝±I0／２に対応する端
子間電圧の絶対値をΔ1、Δ2（Δ3、Δ4に対しては
Δ′1、Δ′2）とすれば、トランスＴの１次巻線n1に
生じる電圧e1はインパルス電流i0が正パルスの時
は（EX＋Δ1）に、i0が負のパルスの時は（EX＋
Δ2）となる。同様に、出力回路の巻線n2の電圧e2
は第３図のハに示す如くi0が正パルスの時にe2＝
E2＋Δ′1、負パルス時にe2＝E2＋Δ′2となる。電圧
e2はコンデンサC2で波され、出力電圧E2とな
る。この出力電圧E2はe1＝e2が成立する値で平衡
する。すなわち、出力電圧E2は、 i0が正パル時には……EX＋Δ1＝E2＋Δ′1 i0が負パルス時には……EX＋Δ2＝E2＋Δ′2 で表わされる２つの式の加算平均値として導かれ
る。
Ｖ、Ｉ特性において、Ｉ＝±I0／２に対応する端
子間電圧の絶対値をΔ1、Δ2（Δ3、Δ4に対しては
Δ′1、Δ′2）とすれば、トランスＴの１次巻線n1に
生じる電圧e1はインパルス電流i0が正パルスの時
は（EX＋Δ1）に、i0が負のパルスの時は（EX＋
Δ2）となる。同様に、出力回路の巻線n2の電圧e2
は第３図のハに示す如くi0が正パルスの時にe2＝
E2＋Δ′1、負パルス時にe2＝E2＋Δ′2となる。電圧
e2はコンデンサC2で波され、出力電圧E2とな
る。この出力電圧E2はe1＝e2が成立する値で平衡
する。すなわち、出力電圧E2は、 i0が正パル時には……EX＋Δ1＝E2＋Δ′1 i0が負パルス時には……EX＋Δ2＝E2＋Δ′2 で表わされる２つの式の加算平均値として導かれ
る。
E2＝EX−Δ1−Δ′1／２−Δ2−Δ′2／２ ……(1)
したがつて、Δ1−Δ′1、Δ2−Δ′2とすれば、E2
は入力直流電圧EXに等しく、かつ入力回路とは
電気的に絶縁された電圧となる。なお、上述では
トランスＴに３次巻線n3を用いた場合を例示した
が、第６図イの如くインパルス電流源IPを１次、
２次巻線n1、n2を有するトランスＴの２次巻線n2
の両端に接続してもよく、あるいは並列ダイオー
ド回路DpとDsのそれぞれの両端間に接続するよ
うにしてもよい。また、ダイオードD1，D2（D3，
D4）に代えて、第６図ロの如くダイオード接続
するようにしたトランジスタを用いるようにして
もよい。
は入力直流電圧EXに等しく、かつ入力回路とは
電気的に絶縁された電圧となる。なお、上述では
トランスＴに３次巻線n3を用いた場合を例示した
が、第６図イの如くインパルス電流源IPを１次、
２次巻線n1、n2を有するトランスＴの２次巻線n2
の両端に接続してもよく、あるいは並列ダイオー
ド回路DpとDsのそれぞれの両端間に接続するよ
うにしてもよい。また、ダイオードD1，D2（D3，
D4）に代えて、第６図ロの如くダイオード接続
するようにしたトランジスタを用いるようにして
もよい。
このような絶縁回は回路構成が簡単で、かつ小
形であるにも拘らず低レベルの信号を絶縁するこ
とができ、現在では種々のものに用いられてい
る。
形であるにも拘らず低レベルの信号を絶縁するこ
とができ、現在では種々のものに用いられてい
る。
本発明はこのような絶縁回路を入力部に持つ測
定装置において、測定シーケンスを第２図で説明
した如く改良したもので、その実施例を第７図に
示す。第７図において、IS1，IS2，……はそれぞ
れ第３図で示した絶縁回路、EX1，EX2，……は被
測定信号、RX1，RX2，……はそれぞれ被測定信
号源のインピーダンスを示すものである。この信
号源には熱電対が多く用いられる。ρ1、ρ2はそれ
ぞれ実装上部品固有の絶縁抵抗、S1，S2，……は
それぞれスキヤナスイツチ、Ａは増幅器、ADは
アナログ・デイジタル変換器（以下、単にAD変
換器という）、CONTは演算制御回路、DISは表
示回路、SBは断線検出用スイツチ、IBSは断線
検出用電流源、COPはコンパレータ、ESは基準
電圧源である。絶縁抵抗ρ1はコンデンサC1に並列
に接続され、被測定信号源EX1はその絶縁抵抗ρ1
に並列に接続されている。絶縁抵抗ρ2はコンデン
サC2に並列に接続され、その一方の接続点Ｘは
スイツチS1を介して増幅器Ａの入力端に接続さ
れ、この増幅器の出力端はAD変換器と演算制御
回路CONTを介して表示回路DISに接続されてい
る。増幅器Ａの入力端は更にスイツチSBを介し
て電流源IBSに接続されるとともに、コンパレー
タCOPの一方の入力端に接続されている。なお、
コンパレータCOPの一方の入力端は図の点線で
示す如く、増幅器Ａの出力端に接続しても良い。
コンパレータCOPの他方の入力端は基準電圧源
ESを介してコモンに接続されている。コンパレ
ータCOPの出力端は演算・制御回路CONTに接
続されている。絶縁回路IS2、……も上記絶縁回
路IS1と全く同一構成のもので、スイツチS2，…
…を介してそれぞれ増幅器Ａの入力端に接続され
ている。
定装置において、測定シーケンスを第２図で説明
した如く改良したもので、その実施例を第７図に
示す。第７図において、IS1，IS2，……はそれぞ
れ第３図で示した絶縁回路、EX1，EX2，……は被
測定信号、RX1，RX2，……はそれぞれ被測定信
号源のインピーダンスを示すものである。この信
号源には熱電対が多く用いられる。ρ1、ρ2はそれ
ぞれ実装上部品固有の絶縁抵抗、S1，S2，……は
それぞれスキヤナスイツチ、Ａは増幅器、ADは
アナログ・デイジタル変換器（以下、単にAD変
換器という）、CONTは演算制御回路、DISは表
示回路、SBは断線検出用スイツチ、IBSは断線
検出用電流源、COPはコンパレータ、ESは基準
電圧源である。絶縁抵抗ρ1はコンデンサC1に並列
に接続され、被測定信号源EX1はその絶縁抵抗ρ1
に並列に接続されている。絶縁抵抗ρ2はコンデン
サC2に並列に接続され、その一方の接続点Ｘは
スイツチS1を介して増幅器Ａの入力端に接続さ
れ、この増幅器の出力端はAD変換器と演算制御
回路CONTを介して表示回路DISに接続されてい
る。増幅器Ａの入力端は更にスイツチSBを介し
て電流源IBSに接続されるとともに、コンパレー
タCOPの一方の入力端に接続されている。なお、
コンパレータCOPの一方の入力端は図の点線で
示す如く、増幅器Ａの出力端に接続しても良い。
コンパレータCOPの他方の入力端は基準電圧源
ESを介してコモンに接続されている。コンパレ
ータCOPの出力端は演算・制御回路CONTに接
続されている。絶縁回路IS2、……も上記絶縁回
路IS1と全く同一構成のもので、スイツチS2，…
…を介してそれぞれ増幅器Ａの入力端に接続され
ている。
このような構成の本発明装置において断線検出
のための動作について説明すると次の如くなる。
この断線検出は第２図のシーケンスで示した如く
被測定信号EX1，EX2……の測定後に行われる。被
測定信号EX1，EX2，……の測定はスキヤナ接点
S1、S2を順次オンにし、EX1，EX2，……を第３図
の説明に基づいて動作する絶縁回路IS1，IS2，…
…を介してAD変換器に与え、このAD変換器で
入力信号EX1，EX2，……を順次デイジタル信号に
変換し、演算・制御回路CONTに入力すること
により行われる。全チヤネルの測定が終つたら、
次に断線検出のシーケンスに入る。断線検出次に
おいてもスキヤナ接点S1、S2、……を順次オンに
する。いま、スキヤナ接点S1がオンのとき断線検
出用スイツチSBを第８図に示す時刻t0において
オンにすると、電流源IBSから得られる断線検出
用電流IBはスイツチSBとS1を介して絶縁回路IS1
における出力側コンデンサC2に流れ、これによ
りC2が充電される。この充電とほとんど同時に
その電位は入力回路のコンデンサC1に転移され
る。その結果、コンデンサC1の電圧eiは第８図の
曲線イの如く示される。次に、第８図において時
刻t1においてスイツチSBがオフになるが、この
場合の動作を検討する。いま、被測定信号源EX1
のインピーダンスRX1が小さい場合、入力回路側
コンデンサC1の電荷はC1・RX1の時定数で放電す
るため、その電位は急速に低下する。絶縁回路
IS、の出力電圧eOもほとんど同時コンデンサC1の
電位に追従して減少する。この様子は第８図の曲
線ロで示される。一方、被測定信号源EX1のイン
ピーダンスRX1が断線している場合、その放電時
定数はC1・ρ1とC2・ρ2が代表的なものとなり、第
８図の曲線ハの様にゆつくりと減衰する。したが
つて、コンパレータCOPに用いる基準電圧Esの
値をEcとしておけばスイツチSBがオフになつた
後のある時間（例えば時刻t3）で見ると、コンパ
レーシヨンレベルEcに対してロ曲線とハ曲線は
明らかに分離され、この相違はコンパレータ
COPによつて検出される。すなわち、被測定信
号源EX1の断線をコンパレータCOPによつて検出
することができる。被測定信号源EX2，……の断
線もスイツチS2，……をオンにすることにより、
上記の動作に準じて順次行われる。コンパレータ
COPの出力は演算・制御回路CONTに入力され
る。コンパレータCOPにより得られた信号で演
算・制御回路CONTは前に入力されていた被測
定信号EX1，EX2，……の値が有意か無意かを判定
する。表示回路DISは制御回路CONTより得られ
る有意である被測定信号の値を測定データとして
表示又は印字する。
のための動作について説明すると次の如くなる。
この断線検出は第２図のシーケンスで示した如く
被測定信号EX1，EX2……の測定後に行われる。被
測定信号EX1，EX2，……の測定はスキヤナ接点
S1、S2を順次オンにし、EX1，EX2，……を第３図
の説明に基づいて動作する絶縁回路IS1，IS2，…
…を介してAD変換器に与え、このAD変換器で
入力信号EX1，EX2，……を順次デイジタル信号に
変換し、演算・制御回路CONTに入力すること
により行われる。全チヤネルの測定が終つたら、
次に断線検出のシーケンスに入る。断線検出次に
おいてもスキヤナ接点S1、S2、……を順次オンに
する。いま、スキヤナ接点S1がオンのとき断線検
出用スイツチSBを第８図に示す時刻t0において
オンにすると、電流源IBSから得られる断線検出
用電流IBはスイツチSBとS1を介して絶縁回路IS1
における出力側コンデンサC2に流れ、これによ
りC2が充電される。この充電とほとんど同時に
その電位は入力回路のコンデンサC1に転移され
る。その結果、コンデンサC1の電圧eiは第８図の
曲線イの如く示される。次に、第８図において時
刻t1においてスイツチSBがオフになるが、この
場合の動作を検討する。いま、被測定信号源EX1
のインピーダンスRX1が小さい場合、入力回路側
コンデンサC1の電荷はC1・RX1の時定数で放電す
るため、その電位は急速に低下する。絶縁回路
IS、の出力電圧eOもほとんど同時コンデンサC1の
電位に追従して減少する。この様子は第８図の曲
線ロで示される。一方、被測定信号源EX1のイン
ピーダンスRX1が断線している場合、その放電時
定数はC1・ρ1とC2・ρ2が代表的なものとなり、第
８図の曲線ハの様にゆつくりと減衰する。したが
つて、コンパレータCOPに用いる基準電圧Esの
値をEcとしておけばスイツチSBがオフになつた
後のある時間（例えば時刻t3）で見ると、コンパ
レーシヨンレベルEcに対してロ曲線とハ曲線は
明らかに分離され、この相違はコンパレータ
COPによつて検出される。すなわち、被測定信
号源EX1の断線をコンパレータCOPによつて検出
することができる。被測定信号源EX2，……の断
線もスイツチS2，……をオンにすることにより、
上記の動作に準じて順次行われる。コンパレータ
COPの出力は演算・制御回路CONTに入力され
る。コンパレータCOPにより得られた信号で演
算・制御回路CONTは前に入力されていた被測
定信号EX1，EX2，……の値が有意か無意かを判定
する。表示回路DISは制御回路CONTより得られ
る有意である被測定信号の値を測定データとして
表示又は印字する。
このように、入力部にコンデンサC1、C2を有
し、これに断線検出用電流IBを流して被測定信
号源の断線の有無を検出するようにした装置にお
いては、コンデンサC1、C2の電荷が完全に放電
されないうちに測定すると誤差ぎ生じるが、完全
に放電するまでにはかなりの時間を要する。その
ため、第１図イの如く、各チヤネル毎に断線の検
出と測定を行うシーケンスではチヤネル数が多く
なると、全チヤネルの測定にかなりの時間が必要
となる。また、第１図ロの如く測定に先立つて全
チヤネルの断線を行うようにした場合にも、コン
デンサC1、C2に断線検出用の電流を流して断線
の有無を検出するようにした装置ではコンデンサ
の放電の為にかなりの時間がかるので、有無のデ
ータを取り損なう事がある。これに対して、本発
明の装置は纏めて断線検出を行うようにしたので
第１図イの装置より高速でこれを行うことができ
る。しかも、全チヤネルの測定終了後に断線検出
を行うようにしたので、計測指令から直ぐに測定
し始める為に第１図ロの装置の如く有意のデータ
を取り損なう事は無くなる。
し、これに断線検出用電流IBを流して被測定信
号源の断線の有無を検出するようにした装置にお
いては、コンデンサC1、C2の電荷が完全に放電
されないうちに測定すると誤差ぎ生じるが、完全
に放電するまでにはかなりの時間を要する。その
ため、第１図イの如く、各チヤネル毎に断線の検
出と測定を行うシーケンスではチヤネル数が多く
なると、全チヤネルの測定にかなりの時間が必要
となる。また、第１図ロの如く測定に先立つて全
チヤネルの断線を行うようにした場合にも、コン
デンサC1、C2に断線検出用の電流を流して断線
の有無を検出するようにした装置ではコンデンサ
の放電の為にかなりの時間がかるので、有無のデ
ータを取り損なう事がある。これに対して、本発
明の装置は纏めて断線検出を行うようにしたので
第１図イの装置より高速でこれを行うことができ
る。しかも、全チヤネルの測定終了後に断線検出
を行うようにしたので、計測指令から直ぐに測定
し始める為に第１図ロの装置の如く有意のデータ
を取り損なう事は無くなる。
第１図イ，ロは従来の測定シーケンスを説明す
るための図、第２図は本発明装置の測定シーケン
スを説明するための図、第３図は本発明の測定装
置に用いられる絶縁回路の接続図、第４図および
第５図は第３図の特性および動作を説明するため
の図、第６図は第３図の他の回路例を示す図、第
７図は本発明の測定装置の一実施例を示す接続
図、第８図はその動作を説明するための図であ
る。 IS1，IS2，……絶縁回路、EX1，EX2、……被測
定信号源、AD……アナログ・デイジタル変換
器、SB……断線検出用スイツチ。
るための図、第２図は本発明装置の測定シーケン
スを説明するための図、第３図は本発明の測定装
置に用いられる絶縁回路の接続図、第４図および
第５図は第３図の特性および動作を説明するため
の図、第６図は第３図の他の回路例を示す図、第
７図は本発明の測定装置の一実施例を示す接続
図、第８図はその動作を説明するための図であ
る。 IS1，IS2，……絶縁回路、EX1，EX2、……被測
定信号源、AD……アナログ・デイジタル変換
器、SB……断線検出用スイツチ。
Claims (1)
- １ ３次巻線にインパルス電流が供給されるパル
ストランスと夫々一対のダイオードを並列かつ逆
方向に接続してなり前記パルストランスの１次及
び２巻線に各別に接続されたダイオード回路及び
各ダイオード回路を介して前記パルストランスの
１次及び２次巻線に接続されたコンデンサよりな
り１次巻線惻に被測定信号源が接続される同一構
成の複数の絶縁回路、この複数の絶縁回路の２次
巻線惻がスキヤナスイツチを介して接続されるア
ナログ・デイジタル変換器、このアナログ・デイ
ジタル変換器の出力を表示する表示回路及び前記
スキヤナスイツチとアナログ・デイジタル変換器
との間にスイツチを介して接続された電流源を具
備し、この電流源からの電流を前期スイツチを介
して順次絶縁回路に与えることにより前記被測定
信号源の断線検出を行うようにした測定装置にし
て、この断線検出を全チヤネルの測定終了後に行
うようにしたことを特徴とするシーケンスを有す
る多点データ測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2493682A JPS58142500A (ja) | 1982-02-18 | 1982-02-18 | 多点デ−タ測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2493682A JPS58142500A (ja) | 1982-02-18 | 1982-02-18 | 多点デ−タ測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58142500A JPS58142500A (ja) | 1983-08-24 |
| JPH0318239B2 true JPH0318239B2 (ja) | 1991-03-12 |
Family
ID=12151949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2493682A Granted JPS58142500A (ja) | 1982-02-18 | 1982-02-18 | 多点デ−タ測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58142500A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5816853B2 (ja) | 2011-06-28 | 2015-11-18 | パナソニックＩｐマネジメント株式会社 | 電圧計測装置 |
-
1982
- 1982-02-18 JP JP2493682A patent/JPS58142500A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58142500A (ja) | 1983-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0318239B2 (ja) | ||
| JPH0216294Y2 (ja) | ||
| US3906162A (en) | Loop extender with bypass capacitor discharge | |
| WO2023026839A1 (ja) | インピーダンス測定装置 | |
| US3064090A (en) | Line testing circuit | |
| JP2001210567A (ja) | 有極電解コンデンサの極性判定方法および有極電解コンデンサ極性判定装置 | |
| JP3257583B2 (ja) | 加入者線の断線有無判別方法およびその装置 | |
| JP2004328614A (ja) | 不平衡信号補正方法 | |
| JP3193799B2 (ja) | 通信端末装置 | |
| US3431494A (en) | In-circuit transistor testing apparatus | |
| US3894192A (en) | DX signaling circuit | |
| JPH0415516B2 (ja) | ||
| JPS5880957A (ja) | 通信装置におけるル−プ電流基準値の検出方法 | |
| JPH0690247B2 (ja) | 絶縁抵抗測定装置の自己診断方法 | |
| JPH0219909Y2 (ja) | ||
| JPH025335B2 (ja) | ||
| JP3096990B2 (ja) | ケーブル心線対照方法 | |
| US2419580A (en) | Testing system for impulse generators | |
| JP2000066990A (ja) | 接続認識イベント回路 | |
| JPH0476247B2 (ja) | ||
| JP2591119B2 (ja) | 回線障害位置測定方式 | |
| JPS5846689B2 (ja) | 液位検出装置 | |
| JPH08304887A (ja) | フラッシュメータ | |
| JPH0358597A (ja) | 発呼信号検出回路 | |
| JPH0344575A (ja) | ケーブル心線対照器 |