JPH0318277A - Inverter device - Google Patents

Inverter device

Info

Publication number
JPH0318277A
JPH0318277A JP1152689A JP15268989A JPH0318277A JP H0318277 A JPH0318277 A JP H0318277A JP 1152689 A JP1152689 A JP 1152689A JP 15268989 A JP15268989 A JP 15268989A JP H0318277 A JPH0318277 A JP H0318277A
Authority
JP
Japan
Prior art keywords
circuit
control circuit
stop signal
output
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1152689A
Other languages
Japanese (ja)
Inventor
Hiroyuki Nishino
博之 西野
Kazufumi Nagazoe
和史 長添
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP1152689A priority Critical patent/JPH0318277A/en
Publication of JPH0318277A publication Critical patent/JPH0318277A/en
Pending legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)

Abstract

PURPOSE:To prevent switching elements from being turned ON simultaneously by external noise, etc., by providing a drive blocking means to block the drive of switching elements caused by the output of a dependent control circuit by a stop signal in an inverter device where there is a relationship of master and subsidiary among components. CONSTITUTION:Suppose a stop signal V3 is outputted from a stop signal output circuit 3, the stop signal V3 is inputted into an oscillation circuit 5 and the oscillating action is stopped. At this time both output signals VA and VB will be on a low level. At the same time, the stop signal V3 is inputted into a photocoupler PC, the phototransistor of which will thereby be turned ON. Further, by discharging the charged electric charge carrier at a capacitor C1, the DC power supply E2 from a charging circuit 81 to a control circuit 11 is stopped.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、スイッチング素子を夫々オン、オフ駆動する
制御回路に主従関係があり、主である制御回路に停止信
号を入力することで動作が停止す?インバータ装置に関
するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention has a master-slave relationship between control circuits that drive switching elements on and off, respectively, and the operation can be started by inputting a stop signal to the main control circuit. Stop? This invention relates to an inverter device.

[従米の技術1 従米のこの種のインバータ装置を第6図に示す。[Jubei Technique 1 FIG. 6 shows an inverter device of this type manufactured by Jumei.

このインバータ装置は、直流電源E,の両端にスイッチ
ング素子Q,,Q2を直列に接続し、夫々のスイッチン
グ素子Q,,Q2を個別に制御回路112で駆動し、ス
イッチング素子Q2に並列に接続された負荷回路2にス
イッチング素子Q I,0.2でスイッチングした交流
電力を供給するものである。
This inverter device has switching elements Q, Q2 connected in series to both ends of a DC power source E, each switching element Q, Q2 being individually driven by a control circuit 112, and connected in parallel to switching element Q2. AC power switched by a switching element QI, 0.2 is supplied to the load circuit 2.

上記直流電源E,としては電池であっても良く、また交
流電源(商用電源)を整流平滑して得た直流電源であっ
ても良い。また、スイッチング素子Qy Q 2として
は電力用のMOS}ランジスタ、バイボーラトランジス
タ、リレー等が用いられる。
The DC power source E may be a battery or a DC power source obtained by rectifying and smoothing an AC power source (commercial power source). Further, as the switching element QyQ2, a power MOS transistor, a bibolar transistor, a relay, or the like is used.

負荷回路2はスイッチング素子Q,に並列に接続しても
良く、このインバータ装置を放電灯点灯装置として用い
る場合には、負荷回路2は例えば負荷としての放電灯と
L.C共振回路とで構威される。
The load circuit 2 may be connected in parallel to the switching element Q, and when this inverter device is used as a discharge lamp lighting device, the load circuit 2 connects, for example, a discharge lamp as a load and a L. It is composed of a C resonant circuit.

さらに、各制御回路11,1■は個別に備える直流電源
E2,E,を電源として動作する。これら制御?路1■
,12には主従の関係があり、このインバータ装置では
制御回路1■が゛主”で、他方の制御回路IIが”従”
になっている。これら制御回路112の夫々ノ出力V 
+tVzハM 7 [1i1](a),(IJ)J.=
示tように交互にハイ,ローレベルを繰り返し、主であ
る制御回路12の出力V2がハイレベルがらローレベル
に切り換わること受けで、制御回路1■がハイレベルに
なるといったように動作する。なお、この出力V ,,
V 2は共にローレベルとなるデッドオ7期間TI3を
設け、両スイッチング素子Q.,Q2が共にオンするこ
とによる電源短絡状態を防止するようにしてある。とこ
ろで、この種のインバータ装置では、動作の停止を遠隔
で制御できるようにしたものがあり、このような主従.
関係のある制御回路i,,i2を用いた場合には、主で
ある制御回路1■に遠I制御信号としての停止信号を入
力するだけで、制御回路11の動作も停止できる。
Further, each control circuit 11, 1■ operates using an individually provided DC power source E2, E as a power source. These controls? Road 1 ■
, 12 have a master-slave relationship, and in this inverter device, control circuit 1■ is the "master" and the other control circuit II is the "slave".
It has become. The output V of each of these control circuits 112
+tVzhaM 7 [1i1] (a), (IJ) J. =
As shown in t, high and low levels are alternately repeated, and the control circuit 12 becomes high level when the output V2 of the main control circuit 12 switches from high level to low level. Note that this output V,,
A dead-off period TI3 is provided in which both switching elements Q.V2 and Q.V2 are at low level. , Q2 are both turned on to prevent a power supply short-circuit condition. By the way, some of these types of inverter devices are capable of remotely controlling the stop of their operation, and such inverter devices can be controlled remotely.
When related control circuits i, , i2 are used, the operation of the control circuit 11 can also be stopped by simply inputting a stop signal as a far I control signal to the main control circuit 12.

[発明が解決しようとする課題1 ところで、このような主従関係のある制御回路1■12
を用いたインバータ装置が停止状態にあ?場合に、主で
ある制御回路12に外米ノイズ等が重畳され、この制御
回路12が動作した場合、これに応じて制御回路11も
動作する。このとき、制II1回路1■12からは正常
な出カV,,V2が出カされず、スイッチング素子Q,
,Q2が同時オンさせる可能性がある。
[Problem to be solved by the invention 1 By the way, a control circuit with such a master-slave relationship 1■12
Is your inverter device stopped? In this case, if foreign noise or the like is superimposed on the main control circuit 12 and the control circuit 12 operates, the control circuit 11 also operates accordingly. At this time, normal outputs V, , V2 are not output from the control II1 circuit 1■12, and the switching elements Q,
, Q2 may be turned on simultaneously.

本発明は上述の点に鑑みて為されたものであり、その目
的とするところは、外米ノイズ等によるスイッチング素
子の同時オンを防止するインパータ81=Wtを提供す
ることにある。
The present invention has been made in view of the above-mentioned points, and its purpose is to provide an inverter 81=Wt that prevents switching elements from being turned on simultaneously due to foreign noise or the like.

1課題を解決するための手段] 上記目的を達戒するために、本発明は停止信号により従
属する制御回路の出力によるスイッチング素子の駆動を
阻止する駆動阻止手段を備えている。
Means for Solving 1 Problem] In order to achieve the above object, the present invention includes a drive blocking means for blocking the driving of the switching element by the output of the dependent control circuit using a stop signal.

『作用1 本発明は、上述のように停止信号により従属する制御回
路の出力によるスイッチング素子の駆動を阻止する駆動
阻止手段を備えることにより、インバータ装置の動作が
停止信号により停止された−3 際に外米ノイズ等が重畳されても、従属する制御回路か
ら対応するスイッチング素子をオンさせることがないよ
うにして、スイッチング素子の同時オンによる電源短絡
状態が発生しないようにしたものである。
"Function 1" As described above, the present invention is provided with a drive blocking means for blocking the driving of the switching element by the output of the dependent control circuit in response to the stop signal, so that the operation of the inverter device is stopped by the stop signal. Even if foreign noise or the like is superimposed on the control circuit, the corresponding switching element is not turned on from the dependent control circuit, thereby preventing the occurrence of a power supply short-circuit condition due to simultaneous turning on of the switching elements.

[実施例11 第1図乃至第3図に本発明の一実施例を示す。[Example 11 An embodiment of the present invention is shown in FIGS. 1 to 3.

本実施例のインパータ!!置は、第1図に示すように、
制御回路11の電源供給ラインにスイッチ等の駆動阻止
手段4を設け、停止信号V3が制御回路12に入力され
たときに、停止信号V 3’により同時に制御回路1,
への直流電源E2の供給を停止させるようにしたもので
ある。ここで、停止信号V3,V3’は停止信号出力回
路3で作威されており、停止信号v,,v3’は同じも
のであるが、供給される経路が異なるため上述のように
区別してある。
Inperter of this example! ! The location is as shown in Figure 1.
A drive blocking means 4 such as a switch is provided in the power supply line of the control circuit 11, so that when the stop signal V3 is input to the control circuit 12, the stop signal V3' causes the control circuits 1,
This is to stop the supply of DC power E2 to. Here, the stop signals V3, V3' are generated by the stop signal output circuit 3, and the stop signals v, , v3' are the same, but the routes to which they are supplied are different, so they are differentiated as described above. .

なお、以降の説明では停止信号はV3に統一して説明す
ることにする。
In the following explanation, the stop signal will be unified to V3.

第2図に具体回路を示す。本実施例では制御回路12を
、スイッチング素子Q.,Q2を交互にオン,4 ?7する信号を出力する発振回路5と、この発振回路5
の出力に基づいてスイッチング素子Q2をオン、オフ駆
動するドライブ回路62と、発振回路5の上記ドライブ
回路62に供給される出力とは反転した出力が入力され
るカレン}ミラー回路72とで構威してある。なお、こ
の制御回路12には抵抗R2とコンデンサC2からなる
充電回路8■から直流電源E3が供給されている。一方
、制御回路1.は、制御回路1■のカレン}ミラー回路
72の出力が入力されるカレントミラー回路71と、こ
のカレン}ミラー回路7.の出力に基づいてスイッチン
グ素子Q2をオン、オフ駆動するドライブ回路6,とで
構威してあり、この制御回路1,には抵抗R1とコンデ
ンサC,からなる充電回路8,から直流電源E2が供給
されている6そして、駆動阻止手段は、停止信号を入力
とし、7すトトランジスタがコンデンサC,の両端に接
続された7才トカプラPCを用いて構威してある。
Figure 2 shows a concrete circuit. In this embodiment, the control circuit 12 is connected to a switching element Q. , Q2 is turned on alternately, 4? 7 and an oscillation circuit 5 that outputs a signal to
A drive circuit 62 turns on and off the switching element Q2 based on the output of the oscillation circuit 5, and a Karen mirror circuit 72 receives an inverted output from the output supplied to the drive circuit 62 of the oscillation circuit 5. It has been done. Incidentally, this control circuit 12 is supplied with a DC power source E3 from a charging circuit 82 consisting of a resistor R2 and a capacitor C2. On the other hand, control circuit 1. are a current mirror circuit 71 to which the output of the current mirror circuit 72 of the control circuit 1■ is input, and this current mirror circuit 7. A drive circuit 6 turns on and off the switching element Q2 based on the output of the control circuit 1, and a DC power supply E2 is supplied to the control circuit 1 from a charging circuit 8 consisting of a resistor R1 and a capacitor C. The drive blocking means is configured using a 7-year-old coupler PC, which receives the stop signal and has a 7-day transistor connected across the capacitor C.

以下、本実施例の動作を説明する。上記発振回路5から
は弟3図(a)=(b)に示す2つの出力信号? Al
 v Bが出力され、出力信号VBがドライブ回路62
に供給される。今、出力信号VBがノ)イレベルになる
と、この信号VBを受けてドライブ回路6■はスイッチ
ング素子Q2をオンにする。なお、第3図(b)j(e
)はドフイプ回路6■の出力V2及びスイッチング素子
Q2に流れる電流I2を示す。このときには、出力信号
VAはローレベルであるので、カレン}ミラー回路72
には電流が流れない。このため、カレン}ミラー回路7
,にも電流は流れず、ドライブ回路6,はスイッチング
素子Q1をオ7にする。そして、発振回路5の両出力が
反転すると、出力信号VBがローレベルになることによ
り、スイッチング素子Q2がオ7になる。このときには
、出力信号V,によりカレントミラー回路7■に電流が
流れる。これにより、カレントミラー回路71にも電流
が流れ、ドライブ回路61によりスイッチング素子Q1
がオンとなる。なお、上述の説明ではデッドオ7期間に
ついては説明していないが、夫々のドライブ回路6l,
6。が出力信号V A + V Bの入力後の所定時間
後にスイッチング?子Q,,Q2をオンさせる遅延回路
(図示せず)を備えており、この遅延回路で上記デッド
オ7期間を設けるようにしてある。
The operation of this embodiment will be explained below. From the oscillation circuit 5, there are two output signals shown in Fig. 3 (a) and (b). Al
vB is output, and the output signal VB is sent to the drive circuit 62.
supplied to Now, when the output signal VB goes to the (no) level, the drive circuit 62 turns on the switching element Q2 in response to this signal VB. In addition, Fig. 3(b)j(e
) indicates the output V2 of the double dip circuit 62 and the current I2 flowing through the switching element Q2. At this time, since the output signal VA is at a low level, the Karen} mirror circuit 72
No current flows through. Therefore, Karen} mirror circuit 7
No current flows through , and the drive circuit 6 turns the switching element Q1 on. Then, when both outputs of the oscillation circuit 5 are inverted, the output signal VB becomes low level, so that the switching element Q2 becomes O7. At this time, a current flows through the current mirror circuit 72 due to the output signal V,. As a result, current also flows to the current mirror circuit 71, and the drive circuit 61 causes the switching element Q1 to
turns on. In addition, although the dead-off period 7 is not explained in the above explanation, the respective drive circuits 6l,
6. is switching after a predetermined time after inputting the output signal V A + V B? A delay circuit (not shown) is provided to turn on the children Q, , Q2, and the dead-off period is provided by this delay circuit.

ここで、停止信号出力回路3から停止信号■3が出力さ
れたとすると、この停止信号vつは発振回路5に入力さ
れ、発振回路5が動作を停止する。
Here, if the stop signal 3 is output from the stop signal output circuit 3, this stop signal v is input to the oscillation circuit 5, and the oscillation circuit 5 stops its operation.

このとき両出力信号V^+ V Bは共にローレベルと
なる。そして、同時に停止信号■,は7才トカプラPC
に入力され、これにより7才トカプラPCの7すトトラ
ンジスタがオンとなり、コンデンサC,の充電電荷を放
電することにより、充電回路8,からの制御回路1.へ
の直流電源E2の供給を停止させる。このようにインバ
ータ装置の動作が停止されたときには、制御回路11へ
の直流電源E2の供給が停止されるので、外米ノイズ等
により両制御回路1■12に重畳されても、制御回路1
1によりスイッチング素子Q,がオンすることはないの
で、スイッチング素子Q,,Q2の同時オンは生じない
。なお、外米ノイズが発振回路5及び7才トカプラPC
に出力される停止信号■3の両−7ー ?に重畳し、スイッチング素子Q.,Q2が同時オンす
ることが考えられる。しかし、外米/イズ等によりコン
デンサC1の放電状態が停止された場合には、このコン
デンサC,が十分に充電されなげいと、制御回路1lは
動作しないので、制御回路1,,1■が同時にオンする
可能性は極めて少なく問題はない。また、7オトカプラ
に入力される停止信号のみに外米ノイズ等が重畳されて
も、このインパータ装置では主である制御回路1■が動
作しないと、制御回路1,は動作しないので、同時オン
は生じない。なお、駆動阻止手段4として、トランス等
の絶縁効果のある部品を介してスイッチング素子をオン
する構威としても良く、またカレン}ミラー回路を用い
ても良い。
At this time, both output signals V^+VB both become low level. And at the same time, the stop signal ■, is a 7 year old Tokapura PC
As a result, the 7th transistor of the 7-year-old Tocoupler PC is turned on, and by discharging the charge in the capacitor C, the control circuit 1. from the charging circuit 8. The supply of DC power E2 to is stopped. When the operation of the inverter device is stopped in this way, the supply of DC power E2 to the control circuit 11 is stopped, so even if noise is superimposed on both control circuits 1 and 12 due to foreign noise, etc., the control circuit 1
1 will not turn on switching element Q, so switching elements Q, , Q2 will not turn on simultaneously. In addition, the foreign noise is caused by the oscillation circuit 5 and 7 years old Tocoupler PC.
Stop signal output to ■3 both -7-? is superimposed on the switching element Q. , Q2 may be turned on at the same time. However, if the discharging state of the capacitor C1 is stopped due to a foreign state/is, etc., the control circuit 1l will not operate unless the capacitor C is sufficiently charged. The possibility of it turning on is extremely small and there is no problem. In addition, even if foreign noise, etc. is superimposed only on the stop signal input to the 7 Oto coupler, in this inverter device, if the main control circuit 1■ does not operate, the control circuit 1 will not operate, so simultaneous ON is not possible. Does not occur. Note that the drive blocking means 4 may be configured to turn on a switching element via a component having an insulating effect such as a transformer, or a Karen mirror circuit may be used.

[実施例2] 第4図及び第5図に本発明の他の実施例を示す。[Example 2] Other embodiments of the present invention are shown in FIGS. 4 and 5.

本実施例のインバータ装置では、制御回路1lの出力と
この制御回路1,の共通ラインとの間にスイッチ手段か
らなる駆動阻止手段9を設け、停止信号■,が入力され
て制御回路12の動作が停止さ8 ?た際に、駆動阻止手段って制御回路11の出力を強制
的にローレベルに落とすようにしたものである。
In the inverter device of this embodiment, a drive blocking means 9 consisting of a switch means is provided between the output of the control circuit 1l and the common line of the control circuit 1, so that the control circuit 12 operates when the stop signal 1 is inputted. Has it stopped?8? When this happens, the drive blocking means forcibly lowers the output of the control circuit 11 to a low level.

本実施例の具体回路を第5図に示す。このインバータ装
置は、スイッチング素子Q,のオ7を検出する検出回路
10と、この検出回路10の出力に応じてトリが信号を
出力するトリが回路11と、このトリが回路11でトリ
がかかかった時点から所定期間スイッチング素子Q2を
オンにするタイマ回路丁2とでスイッチング素子Q2の
制御回路1■を構威してある。そして、停止信号により
インバータ装置の動作を停止するために、スイッチング
素子Q2として用いたトランジスタのベース・エミッタ
間にタイマ回路12の出力を強制的にローレベルに引き
下げるスイッチ手段SW3を設けてある。また、スイッ
チング素子Q,の制御回路hとしては、負荷lに共振電
圧を印加するLC共振回路のイングクタンスと兼用して
トランス1゛を用い、このトランスの2次巻線L2に誘
起される電圧でスイッチング素子Q,をオンする構或と
してある。なお、夫々のスイッチング素子Q ,,Q2
には逆並列にダイオードD,,D,を接続してある。
A specific circuit of this embodiment is shown in FIG. This inverter device includes a detection circuit 10 that detects the output of the switching element Q, a circuit 11 that outputs a signal according to the output of the detection circuit 10, and a circuit 11 that outputs a signal according to the output of the detection circuit 10. A control circuit 12 for the switching element Q2 is configured with a timer circuit 2 which turns on the switching element Q2 for a predetermined period from the time when the switching element Q2 is turned on. In order to stop the operation of the inverter device by the stop signal, a switch means SW3 is provided between the base and emitter of the transistor used as the switching element Q2 to forcibly lower the output of the timer circuit 12 to a low level. In addition, as the control circuit h of the switching element Q, a transformer 1' is used, which also serves as the inductance of the LC resonant circuit that applies a resonant voltage to the load l, and the voltage induced in the secondary winding L2 of this transformer is The structure is such that the switching element Q is turned on at . Note that the respective switching elements Q , , Q2
Diodes D, , D, are connected in antiparallel to .

まず、このインバータ装置の基本動作を簡単に説明する
。今、タイマ回路12の出力によりスインチング素子Q
2がオンすると、直流電源E,、負荷回路2(トランス
Tの1次巻#iL、1)、スイッチング素子Q2の経路
で負荷lに電流が供給される。そして、一定時間後にス
イッチング素子Q2がオ7すると、トランスTの1次@
#XL,に蓄積されたエネルギが2*@*L2に放出さ
れ、これlこよりトランジスタQ1がオンする。このと
きには負荷回路2に直列に接続されたコンデンサC。に
充電された電圧を電源としてコンデンサCいスイッチン
グ素子Q + %負荷回路2の経路で上述の場合と逆方
向の電流が負荷lに流れる。そして、トランスTの1次
巻線L1のエネルギがなくなると、トランジスタQ.が
オ7となる。このトランジスタQ,のオ7を検出回路1
0が検出すると、タイマ回路12にトリガ回路11によ
りトリがかかかり、以降は上述の場合と同様の動作を繰
り返す。
First, the basic operation of this inverter device will be briefly explained. Now, by the output of the timer circuit 12, the switching element Q
2 is turned on, current is supplied to the load 1 through the path of the DC power supply E, the load circuit 2 (the primary winding #iL of the transformer T, 1), and the switching element Q2. Then, after a certain period of time, when the switching element Q2 turns off, the primary @ of the transformer T
The energy stored in #XL is released to 2*@*L2, which turns on transistor Q1. At this time, capacitor C is connected in series to load circuit 2. Using the voltage charged in the capacitor C as a power source, a current flows through the load l in the opposite direction to that in the above case through the path of the switching element Q + % load circuit 2. When the energy in the primary winding L1 of the transformer T runs out, the transistor Q. becomes O7. The detection circuit 1 detects O7 of this transistor Q.
When 0 is detected, the trigger circuit 11 triggers the timer circuit 12, and thereafter the same operation as in the above case is repeated.

ここで、このインバータ装置においては、スイッチング
素子Q1のオフ時点から一定時間遅れて、トリが回路1
1に検出回路10の出力が入力されるといったようにし
て、デッドオフ期間を設けてある。なお、このインバー
タ装置でも制御回路12が”主゛で、制御回路11が”
従゛となる。
Here, in this inverter device, the circuit 1 is turned off after a certain period of time after the switching element Q1 is turned off.
A dead-off period is provided such that the output of the detection circuit 10 is input to the input terminal 1. In addition, in this inverter device, the control circuit 12 is the "main", and the control circuit 11 is the "main".
Become obedient.

本実施例の駆動阻止手段9は、スイッチング素子Q,の
トランジスタのベース・エミッタ間に接続されたスイッ
チ手段SW,で構威してあり、停止信号■3によりスイ
ッチSW,を閉じ、停止信号Vつにより制御回路1。の
動作が停止されている場合に、制御回路11の出力がス
イッチング素子Q,に供給されることがないようにして
ある。このため、本実施例の場合にも外米ノイズ等によ
りスイッチング素子Q .,Q 2が同時オンすること
はない。
The drive blocking means 9 of this embodiment is composed of a switch means SW connected between the base and emitter of the transistor of the switching element Q, and closes the switch SW in response to a stop signal 3, and closes the switch SW by a stop signal 3. Control circuit 1. When the operation of the control circuit 11 is stopped, the output of the control circuit 11 is not supplied to the switching element Q. Therefore, even in the case of this embodiment, the switching element Q. , Q2 are never turned on at the same time.

「発明の効果1 本発明は上述のように、停止信号により従属する制御回
路の出力によるスイッチング素子の駆動を阻止する駆動
阻止手段を備えているので、インバータ装置の動作が停
止信号により停止された際−11 −12 に外米ノイズ等が重畳されても、従属する制御回路から
対応するスイッチング素子がオンすることがなく、よっ
てスイッチング素子の同時オンによる電源短絡状態が発
生しない。
``Effect 1 of the Invention As described above, the present invention includes a drive blocking means that blocks the driving of the switching element by the output of the dependent control circuit in response to the stop signal, so that the operation of the inverter device is stopped by the stop signal. Even if foreign noise or the like is superimposed on the signal-11-12, the corresponding switching elements from the dependent control circuits will not be turned on, and therefore a power supply short-circuit condition will not occur due to simultaneous turning on of the switching elements.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の概略構威を示す回路図、第
2図は同上の具体回路図、第3図は同上の動作説明図、
第4図は他の実施例の概略構或を示す回路図、第5図は
同上の具体回路図、第6図は従未例の概略構戒を示す回
路図、第7図は同上の制御回路の出力信号の波形図であ
る。 11=12は制御回路、2は負荷回路、4,9は駆動阻
止手段、Q.,Q2はスイッチング素子、EE,は直流
電源、v 3,v .”は停止信号である。
Fig. 1 is a circuit diagram showing a schematic structure of an embodiment of the present invention, Fig. 2 is a specific circuit diagram of the same as the above, Fig. 3 is an explanatory diagram of the same as the above,
Fig. 4 is a circuit diagram showing a schematic structure of another embodiment, Fig. 5 is a specific circuit diagram of the same as above, Fig. 6 is a circuit diagram showing a schematic structure of an existing example, and Fig. 7 is a control of the same as above. FIG. 3 is a waveform diagram of an output signal of the circuit. 11=12 is a control circuit, 2 is a load circuit, 4 and 9 are drive blocking means, Q. , Q2 are switching elements, EE is a DC power supply, v 3, v . ” is a stop signal.

Claims (1)

【特許請求の範囲】[Claims] (1)直流電源の両端に2個のスイッチング素子を直列
接続した回路を少なくとも備え、夫々のスイッチング素
子毎に設けた制御回路でスイッチング素子を交互にオン
、オフした出力で負荷回路を交流駆動すると共に、上記
一方の制御回路の動作に従属して他方の制御回路が動作
し、主である制御回路に停止信号を入力することで動作
が停止するインバータ装置において、上記停止信号によ
り従属する制御回路の出力によるスイッチング素子の駆
動を阻止する駆動阻止手段を備えたインバータ装置。
(1) At least a circuit in which two switching elements are connected in series is provided at both ends of a DC power supply, and a control circuit provided for each switching element alternately turns on and off the switching elements, and the output drives the load circuit with AC. In addition, in an inverter device in which the operation of one control circuit is dependent on the operation of the other control circuit, and the operation is stopped by inputting a stop signal to the main control circuit, the dependent control circuit is controlled by the stop signal. An inverter device including a drive blocking means for blocking the switching element from being driven by the output of the inverter.
JP1152689A 1989-06-15 1989-06-15 Inverter device Pending JPH0318277A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1152689A JPH0318277A (en) 1989-06-15 1989-06-15 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1152689A JPH0318277A (en) 1989-06-15 1989-06-15 Inverter device

Publications (1)

Publication Number Publication Date
JPH0318277A true JPH0318277A (en) 1991-01-25

Family

ID=15545982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1152689A Pending JPH0318277A (en) 1989-06-15 1989-06-15 Inverter device

Country Status (1)

Country Link
JP (1) JPH0318277A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555905A (en) * 1991-08-27 1993-03-05 Nec Corp Cmos logic gate
JP2000032769A (en) * 1998-07-09 2000-01-28 Matsushita Electric Works Ltd Inverter device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555905A (en) * 1991-08-27 1993-03-05 Nec Corp Cmos logic gate
JP2000032769A (en) * 1998-07-09 2000-01-28 Matsushita Electric Works Ltd Inverter device

Similar Documents

Publication Publication Date Title
JPH05504232A (en) Fail-safe lighting system
US3599078A (en) Starting circuit for parallel tuned inverter
JP2008234965A (en) Discharge tube lighting device and semiconductor integrated circuit
EP0336952A1 (en) A dc to dc power converter
JPH0318277A (en) Inverter device
US6057648A (en) Gas discharge lamp ballast with piezoelectric transformer
RU2121183C1 (en) Electronic commutator
JPH04351898A (en) Circuit device for operating discharge lamp
RU5689U1 (en) ELECTRONIC SWITCH POWER SUPPLY UNIT
KR940007027Y1 (en) Circuit arrangments for driving neon-sign lamp
JP2688411B2 (en) Inverter device
JPH03207263A (en) Switching power supply
JPH0298703A (en) Power circuit control device
JP3559051B2 (en) Relay drive circuit
JP2629842B2 (en) Solid state relay
JPH03198667A (en) Load controller
SU1432691A1 (en) Overload-protected voltage converter
JPH03198665A (en) load control device
JPS63110962A (en) Inverter
JPH02299469A (en) Input voltage automatic change-over ac-dc converter
JP2001025240A (en) Dc power source circuit
JPH0946931A (en) Uninterruptible power system
JPH0643948Y2 (en) Remote control relay
JPH01248971A (en) Power converter
JPH0241667A (en) Inverter circuit for lighting fluorescent lamp