JPH0318277A - インバータ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、スイッチング素子を夫々オン、オフ駆動する
制御回路に主従関係があり、主である制御回路に停止信
号を入力することで動作が停止す？インバータ装置に関
するものである。

［従米の技術１ 従米のこの種のインバータ装置を第６図に示す。

このインバータ装置は、直流電源Ｅ，の両端にスイッチ
ング素子Ｑ，，Ｑ２を直列に接続し、夫々のスイッチン
グ素子Ｑ，，Ｑ２を個別に制御回路１１２で駆動し、ス
イッチング素子Ｑ２に並列に接続された負荷回路２にス
イッチング素子Ｑ　Ｉ，０．２でスイッチングした交流
電力を供給するものである。

上記直流電源Ｅ，としては電池であっても良く、また交
流電源（商用電源）を整流平滑して得た直流電源であっ
ても良い。また、スイッチング素子Ｑｙ　Ｑ　２として
は電力用のＭＯＳ｝ランジスタ、バイボーラトランジス
タ、リレー等が用いられる。

負荷回路２はスイッチング素子Ｑ，に並列に接続しても
良く、このインバータ装置を放電灯点灯装置として用い
る場合には、負荷回路２は例えば負荷としての放電灯と
Ｌ．Ｃ共振回路とで構威される。

さらに、各制御回路１１，１■は個別に備える直流電源
Ｅ２，Ｅ，を電源として動作する。これら制御？路１■
，１２には主従の関係があり、このインバータ装置では
制御回路１■が゛主”で、他方の制御回路ＩＩが”従”
になっている。これら制御回路１１２の夫々ノ出力Ｖ　
＋ｔＶｚハＭ　７　［１ｉ１］（ａ），（ＩＪ）Ｊ．＝
示ｔように交互にハイ，ローレベルを繰り返し、主であ
る制御回路１２の出力Ｖ２がハイレベルがらローレベル
に切り換わること受けで、制御回路１■がハイレベルに
なるといったように動作する。なお、この出力Ｖ　，，
Ｖ　２は共にローレベルとなるデッドオ７期間ＴＩ３を
設け、両スイッチング素子Ｑ．，Ｑ２が共にオンするこ
とによる電源短絡状態を防止するようにしてある。とこ
ろで、この種のインバータ装置では、動作の停止を遠隔
で制御できるようにしたものがあり、このような主従．
関係のある制御回路ｉ，，ｉ２を用いた場合には、主で
ある制御回路１■に遠Ｉ制御信号としての停止信号を入
力するだけで、制御回路１１の動作も停止できる。

［発明が解決しようとする課題１ ところで、このような主従関係のある制御回路１■１２
を用いたインバータ装置が停止状態にあ？場合に、主で
ある制御回路１２に外米ノイズ等が重畳され、この制御
回路１２が動作した場合、これに応じて制御回路１１も
動作する。このとき、制ＩＩ１回路１■１２からは正常
な出カＶ，，Ｖ２が出カされず、スイッチング素子Ｑ，
，Ｑ２が同時オンさせる可能性がある。

本発明は上述の点に鑑みて為されたものであり、その目
的とするところは、外米ノイズ等によるスイッチング素
子の同時オンを防止するインパータ８１＝Ｗｔを提供す
ることにある。

１課題を解決するための手段］ 上記目的を達戒するために、本発明は停止信号により従
属する制御回路の出力によるスイッチング素子の駆動を
阻止する駆動阻止手段を備えている。

『作用１ 本発明は、上述のように停止信号により従属する制御回
路の出力によるスイッチング素子の駆動を阻止する駆動
阻止手段を備えることにより、インバータ装置の動作が
停止信号により停止された−３ 際に外米ノイズ等が重畳されても、従属する制御回路か
ら対応するスイッチング素子をオンさせることがないよ
うにして、スイッチング素子の同時オンによる電源短絡
状態が発生しないようにしたものである。

［実施例１１ 第１図乃至第３図に本発明の一実施例を示す。

本実施例のインパータ！！置は、第１図に示すように、
制御回路１１の電源供給ラインにスイッチ等の駆動阻止
手段４を設け、停止信号Ｖ３が制御回路１２に入力され
たときに、停止信号Ｖ　３’により同時に制御回路１，
への直流電源Ｅ２の供給を停止させるようにしたもので
ある。ここで、停止信号Ｖ３，Ｖ３’は停止信号出力回
路３で作威されており、停止信号ｖ，，ｖ３’は同じも
のであるが、供給される経路が異なるため上述のように
区別してある。

なお、以降の説明では停止信号はＶ３に統一して説明す
ることにする。

第２図に具体回路を示す。本実施例では制御回路１２を
、スイッチング素子Ｑ．，Ｑ２を交互にオン，４ ？７する信号を出力する発振回路５と、この発振回路５
の出力に基づいてスイッチング素子Ｑ２をオン、オフ駆
動するドライブ回路６２と、発振回路５の上記ドライブ
回路６２に供給される出力とは反転した出力が入力され
るカレン｝ミラー回路７２とで構威してある。なお、こ
の制御回路１２には抵抗Ｒ２とコンデンサＣ２からなる
充電回路８■から直流電源Ｅ３が供給されている。一方
、制御回路１．は、制御回路１■のカレン｝ミラー回路
７２の出力が入力されるカレントミラー回路７１と、こ
のカレン｝ミラー回路７．の出力に基づいてスイッチン
グ素子Ｑ２をオン、オフ駆動するドライブ回路６，とで
構威してあり、この制御回路１，には抵抗Ｒ１とコンデ
ンサＣ，からなる充電回路８，から直流電源Ｅ２が供給
されている６そして、駆動阻止手段は、停止信号を入力
とし、７すトトランジスタがコンデンサＣ，の両端に接
続された７才トカプラＰＣを用いて構威してある。

以下、本実施例の動作を説明する。上記発振回路５から
は弟３図（ａ）＝（ｂ）に示す２つの出力信号？　Ａｌ
　ｖ　Ｂが出力され、出力信号ＶＢがドライブ回路６２
に供給される。今、出力信号ＶＢがノ）イレベルになる
と、この信号ＶＢを受けてドライブ回路６■はスイッチ
ング素子Ｑ２をオンにする。なお、第３図（ｂ）ｊ（ｅ
）はドフイプ回路６■の出力Ｖ２及びスイッチング素子
Ｑ２に流れる電流Ｉ２を示す。このときには、出力信号
ＶＡはローレベルであるので、カレン｝ミラー回路７２
には電流が流れない。このため、カレン｝ミラー回路７
，にも電流は流れず、ドライブ回路６，はスイッチング
素子Ｑ１をオ７にする。そして、発振回路５の両出力が
反転すると、出力信号ＶＢがローレベルになることによ
り、スイッチング素子Ｑ２がオ７になる。このときには
、出力信号Ｖ，によりカレントミラー回路７■に電流が
流れる。これにより、カレントミラー回路７１にも電流
が流れ、ドライブ回路６１によりスイッチング素子Ｑ１
がオンとなる。なお、上述の説明ではデッドオ７期間に
ついては説明していないが、夫々のドライブ回路６ｌ，
６。が出力信号Ｖ　Ａ　＋　Ｖ　Ｂの入力後の所定時間
後にスイッチング？子Ｑ，，Ｑ２をオンさせる遅延回路
（図示せず）を備えており、この遅延回路で上記デッド
オ７期間を設けるようにしてある。

ここで、停止信号出力回路３から停止信号■３が出力さ
れたとすると、この停止信号ｖつは発振回路５に入力さ
れ、発振回路５が動作を停止する。

このとき両出力信号Ｖ＾＋　Ｖ　Ｂは共にローレベルと
なる。そして、同時に停止信号■，は７才トカプラＰＣ
に入力され、これにより７才トカプラＰＣの７すトトラ
ンジスタがオンとなり、コンデンサＣ，の充電電荷を放
電することにより、充電回路８，からの制御回路１．へ
の直流電源Ｅ２の供給を停止させる。このようにインバ
ータ装置の動作が停止されたときには、制御回路１１へ
の直流電源Ｅ２の供給が停止されるので、外米ノイズ等
により両制御回路１■１２に重畳されても、制御回路１
１によりスイッチング素子Ｑ，がオンすることはないの
で、スイッチング素子Ｑ，，Ｑ２の同時オンは生じない
。なお、外米ノイズが発振回路５及び７才トカプラＰＣ
に出力される停止信号■３の両−７ー ？に重畳し、スイッチング素子Ｑ．，Ｑ２が同時オンす
ることが考えられる。しかし、外米／イズ等によりコン
デンサＣ１の放電状態が停止された場合には、このコン
デンサＣ，が十分に充電されなげいと、制御回路１ｌは
動作しないので、制御回路１，，１■が同時にオンする
可能性は極めて少なく問題はない。また、７オトカプラ
に入力される停止信号のみに外米ノイズ等が重畳されて
も、このインパータ装置では主である制御回路１■が動
作しないと、制御回路１，は動作しないので、同時オン
は生じない。なお、駆動阻止手段４として、トランス等
の絶縁効果のある部品を介してスイッチング素子をオン
する構威としても良く、またカレン｝ミラー回路を用い
ても良い。

［実施例２］ 第４図及び第５図に本発明の他の実施例を示す。

本実施例のインバータ装置では、制御回路１ｌの出力と
この制御回路１，の共通ラインとの間にスイッチ手段か
らなる駆動阻止手段９を設け、停止信号■，が入力され
て制御回路１２の動作が停止さ８ ？た際に、駆動阻止手段って制御回路１１の出力を強制
的にローレベルに落とすようにしたものである。

本実施例の具体回路を第５図に示す。このインバータ装
置は、スイッチング素子Ｑ，のオ７を検出する検出回路
１０と、この検出回路１０の出力に応じてトリが信号を
出力するトリが回路１１と、このトリが回路１１でトリ
がかかかった時点から所定期間スイッチング素子Ｑ２を
オンにするタイマ回路丁２とでスイッチング素子Ｑ２の
制御回路１■を構威してある。そして、停止信号により
インバータ装置の動作を停止するために、スイッチング
素子Ｑ２として用いたトランジスタのベース・エミッタ
間にタイマ回路１２の出力を強制的にローレベルに引き
下げるスイッチ手段ＳＷ３を設けてある。また、スイッ
チング素子Ｑ，の制御回路ｈとしては、負荷ｌに共振電
圧を印加するＬＣ共振回路のイングクタンスと兼用して
トランス１゛を用い、このトランスの２次巻線Ｌ２に誘
起される電圧でスイッチング素子Ｑ，をオンする構或と
してある。なお、夫々のスイッチング素子Ｑ　，，Ｑ２
には逆並列にダイオードＤ，，Ｄ，を接続してある。

まず、このインバータ装置の基本動作を簡単に説明する
。今、タイマ回路１２の出力によりスインチング素子Ｑ
２がオンすると、直流電源Ｅ，、負荷回路２（トランス
Ｔの１次巻＃ｉＬ、１）、スイッチング素子Ｑ２の経路
で負荷ｌに電流が供給される。そして、一定時間後にス
イッチング素子Ｑ２がオ７すると、トランスＴの１次＠
＃ＸＬ，に蓄積されたエネルギが２＊＠＊Ｌ２に放出さ
れ、これｌこよりトランジスタＱ１がオンする。このと
きには負荷回路２に直列に接続されたコンデンサＣ。に
充電された電圧を電源としてコンデンサＣいスイッチン
グ素子Ｑ　＋　％負荷回路２の経路で上述の場合と逆方
向の電流が負荷ｌに流れる。そして、トランスＴの１次
巻線Ｌ１のエネルギがなくなると、トランジスタＱ．が
オ７となる。このトランジスタＱ，のオ７を検出回路１
０が検出すると、タイマ回路１２にトリガ回路１１によ
りトリがかかかり、以降は上述の場合と同様の動作を繰
り返す。

ここで、このインバータ装置においては、スイッチング
素子Ｑ１のオフ時点から一定時間遅れて、トリが回路１
１に検出回路１０の出力が入力されるといったようにし
て、デッドオフ期間を設けてある。なお、このインバー
タ装置でも制御回路１２が”主゛で、制御回路１１が”
従゛となる。

本実施例の駆動阻止手段９は、スイッチング素子Ｑ，の
トランジスタのベース・エミッタ間に接続されたスイッ
チ手段ＳＷ，で構威してあり、停止信号■３によりスイ
ッチＳＷ，を閉じ、停止信号Ｖつにより制御回路１。の
動作が停止されている場合に、制御回路１１の出力がス
イッチング素子Ｑ，に供給されることがないようにして
ある。このため、本実施例の場合にも外米ノイズ等によ
りスイッチング素子Ｑ　．，Ｑ　２が同時オンすること
はない。

「発明の効果１ 本発明は上述のように、停止信号により従属する制御回
路の出力によるスイッチング素子の駆動を阻止する駆動
阻止手段を備えているので、インバータ装置の動作が停
止信号により停止された際−１１ −１２ に外米ノイズ等が重畳されても、従属する制御回路から
対応するスイッチング素子がオンすることがなく、よっ
てスイッチング素子の同時オンによる電源短絡状態が発
生しない。

【図面の簡単な説明】

第１図は本発明の一実施例の概略構威を示す回路図、第
２図は同上の具体回路図、第３図は同上の動作説明図、
第４図は他の実施例の概略構或を示す回路図、第５図は
同上の具体回路図、第６図は従未例の概略構戒を示す回
路図、第７図は同上の制御回路の出力信号の波形図であ
る。 １１＝１２は制御回路、２は負荷回路、４，９は駆動阻
止手段、Ｑ．，Ｑ２はスイッチング素子、ＥＥ，は直流
電源、ｖ　３，ｖ　．”は停止信号である。

Claims (1)

【特許請求の範囲】
1. （１）直流電源の両端に２個のスイッチング素子を直列
   接続した回路を少なくとも備え、夫々のスイッチング素
   子毎に設けた制御回路でスイッチング素子を交互にオン
   、オフした出力で負荷回路を交流駆動すると共に、上記
   一方の制御回路の動作に従属して他方の制御回路が動作
   し、主である制御回路に停止信号を入力することで動作
   が停止するインバータ装置において、上記停止信号によ
   り従属する制御回路の出力によるスイッチング素子の駆
   動を阻止する駆動阻止手段を備えたインバータ装置。