JPH03183294A - クロマ信号記録回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＶＴＲのような映像記録再生装置におけるク
ロマレベル制御回路に関するものである。

〔従来の技ｊネｉ〕

映像記録再生装置、例えば家庭にも広く普及しているヘ
リカルスキャン方式ＶＴＲの映像記録回路では、映像入
力は輝度信号とクロマ信号とに分離され、それぞれ別々
に処理されたのち、混合されて磁気テープに記録される
。

第６図は、上記のようなＶＴＲのクロマレベル制御回路
の構成を示すものであるが、ＢＰＦ　（Ｂａｎｄ　　Ｐ
ａ５ｓ　　Ｆｉｌｔｅｒ）６１に加えられた映像信号は
、バースト信号およびクロマ信号のみが取り出され、Ａ
ＣＣ（Ａｕ　ｔ　ｏｍａ　ｔ　ｉ　ｃＣｈｒｏｍａ　　
Ｃｏｎｔｒｏｌ）回路６２でクロマ信号レベルが所定の
値に制御され、低域変換回路６３において６００〜７０
０　Ｋ　Ｈｚの低域周波数に変換され、混合回路６４に
おいて、ＦＭ（周波数変調）化された輝度信号と混合さ
れ、多重信号として記録増幅回路６５で増幅されたのち
、図示しない回転磁気ヘッドを介して磁気テープに記録
される。

上記ＡＣＣ回路６２では、クロマ信号が何等かの理由で
大きくなったり、あるいは小さくなったりしたとき、こ
れらを修正するよう制御される。

すなわち、ＡＣＣ回路６２の出力は、パーストゲート回
路６６に入力される一方、このパーストゲート回路６６
の他の入力端には、遅延回路６７を介して複合同期信号
が入力され、遅延回路６７の遅延時間を適当に選ぶこと
によって、パーストゲート回路６６から、バースト信号
のみが出力されるようになり、このバースト信号がＡＣ
Ｃ検波回路６８で検波され、バースト信号の大きさに応
じた直流電圧を発生する。即ち、大きいバースト信号の
場合は高い直流電圧を、また、小さいバースト信号の場
合は低い直流電圧を発生し、これらの直流電圧によって
ＡＣＣ回路６２の利得を制御してバースト信号とともに
クロマ信号の大きさを制御するようになっている。

〔発明が解決しようとする課題〕

ところが、上記従来のＡＣＣ回路では、各水平ライン信
号中のバースト信号の大小を目安としてクロマ信号の大
きさを制御するものであるため、クロマ信号に対して必
ずしも十分な制御特性が得られず、クロマ信号レベルの
不足によるＳ／Ｎの低下、あるいはクロマ信号レベルの
過大により、輝度信号との混変調に起因するドツト妨害
などのために再生映像の品質低下を招来していた。

〔課題を解決するための手段〕

本発明のクロマレベル制御回路は、上記課題を解決する
ために、輝度信号とクロマ信号とを分離し、別々に処理
して記録する映像記録再生装置のクロマレベル制御回路
において、非線形伝送手段、例えば具体的には、２個の
ダイオードを、極性を逆にして並列接続した部材を含み
、小入力に対しては利得が大きく、大人力に対しては利
得が小さい、クロマレベル制御回路を有していることを
特徴としている。

〔作　用〕

輝度信号と分離されたバースト信号およびクロマ信号は
、従来の方式のＡＣＣ回路に人力され、バースト信号を
基準としてＡＣＣ回路の利得が調節され、クロマ信号の
レベルが制御されるが、実際には十分制御されずにクロ
マレベル制御回路に人力される。クロマレベル制御回路
は、入力端子に対して出力電圧が比例しない非線形イン
ピーダンス、を有する部材を備え、クロマレベル制御回
路への入力が小さいときは利得が大きく、人力が大きい
ときは利得が小さくなるようになっていて、クロマレベ
ル制御回路の出力は、はぼ目的の大きさに近づくように
制御される。即ち、入力クロマ信号レベルが小さいとき
は大きく増幅され、再生時にＳ／Ｎが改善され、入力ク
ロマ信号レベルが十分大きいときは、はとんどあるいは
全く増幅されず、この結果、ドツト妨害が阻止され、高
品質の再生映像が得られるようになる。

〔実施例］ 本発明の一実施例を第１図乃至第５図に基づいて説明す
れば、以下の通りである。

家庭用などのヘリカルスキャン方式ＶＴＲを例にとれば
、そのクロマレベル制御回路１では、第１図に示すよう
に、映像信号入力は、帯域中３．５８ＭＨｚ±０．５Ｍ
Ｈｚを有するＢＰＦ　（Ｂａｎｄ　　ｐａｓｓ　　Ｆｉ
ｌｔｅｒ）２に加えられ、第２図（ａ）に示すようにバ
ースト信号およびクロマ信号のみが取り出され（第１図
（ａ）点）、ＡＣＣ（Ａｕｔｏｍａｔｉｃ　　Ｃｈｒｏ
ｍａ　　Ｃｏｎｔｒｏｌ）回路３の一方の入力端に人力
される。

第２図（ａ）に示すバースト信号１３＋　、　Ｂｚ　　
Ｂ：＋は、各水平期間Ｈ１，Ｈｚ　、Ｈ３、において、
何等かの原因により大きさが異なっていて、例えば水平
期間Ｈ１におけるバースト信号Ｂ、は所定の基準値にほ
ぼ合致しており、水平期間Ｈ２におけるバースト信号Ｂ
、は基準値より大きく、水平期間Ｈ１におけるバースト
信号Ｂ３は基準値より小さくなっていてクロマ信号ｃｈ
、、ｃｈ２およびｃｈ、も、上記パース信号Ｂ、、Ｂ、
およびＢ。

に比例して大きさが異なっている。

上記のバースト信号およびクロマ信号Ｂ１・・・および
ｃｈ、・・・は、ＡＣＣ回路３の出力側からパーストゲ
ート回路４の一方の入力端に人力されるが一方、クロマ
レベル制御回路１には遅延回路５が設けられ、複合同期
信号が入力されている。遅延回路５からの複合同期信号
出力として、第２図（ｂ）のようなパルスがパーストゲ
ート回路４の他の入力側（第１図（ｂ）点）に加えられ
るが、上記複合同期信号が遅延されて、上記バースト信
号Ｂ１Ｂｚ、Ｂ３等のタイミングと一致したとき、パー
ストゲート回路４の出力側（第１図（Ｃ）点）にバース
ト信号Ｂ＋　、Ｂｚ　、Ｂ：１等が出力され（第２図（
ｃ））　、ＡＣＣ検波回路６に人力される。

ＡＣＣ検波回路６においては、第２図（ｄ）に示すよう
に、水平期間トｈには一定基準値の直流電圧■、を発生
し、水平期間Ｈ２には上記ＶＩより高い直流電圧ｖ２を
発生し、また水平期間Ｈ８では上記■１より低い直流電
圧■３を発生して出力され（第１図（ｄ）点）、ＡＣＣ
回路３の他の入力側に入力される。

上記直流電圧Ｖ、、Ｖ、、Ｖ、等は、ＡＣＣ回路３にお
いて、直流電圧■１の期間、即ち水平期間Ｈ、では基準
的な利得が得られるように制御し、直流電圧■２および
■、の期間、即ち水平期間Ｈ，およびＨｌでは、それぞ
れ基準的な利得より小さい利得および大きい利得が得ら
れるように制御し、結果として、ＡＣＣ回路３の出力は
、第２図（ｅ）に示すようにバースト信号は一定化され
、各クロマ信号も、各バースト信号に対応して制御され
るように意図されている。しかし、実際には、ＡＣＣ回
路３では、バースト信号Ｂ、、８３等は一定の大きさに
制御されるが、クロマ信号Ｃｈ、、ｃｈ３等のレベルは
十分に制御できない。

このため、ＡＣＣ回路３の出力は、クロマレベル制御回
路７に入力され、よ、り完全なりロマ信号レベル制御が
行われる。

クロマレベル制御回路の一例を第３図に示す。

同図において、ＡＣＣ回路３の出力側にコンデンサＣ１
の一方の電極が接続され、コンデンサＣ１の他の電極は
、固定抵抗Ｒ１およびＲ２の各一端とともに、トランジ
スタＱ１のベースに接続され、固定抵抗Ｒ１の他端は直
流電源Ｖｃｃに、固定抵抗Ｒ２の他端は接地されている
。トランジスタＱ、のエミッタには、固定抵抗Ｒ３の一
端とコンデンサＣ２の一方の電極が接続され、固定抵抗
Ｒ４の他端は接地され、コンデンサＣｚの他の電極には
、固定抵抗Ｒ４の一端が接続され、固定抵抗Ｒ４の他端
は接地されている。トランジスタＱ、のコレクタは、ト
ランジスタＱ２のベースに接続されているが、このトラ
ンジスタＱｌのコレクタには一端が直流電源Ｖｃｃに接
続された固定抵抗Ｒ１の他端が接続されるとともに、コ
ンデンサＣ３の一方の電極が接続されている。コンデン
サＣ１の他の電極には、ダイオードＤ１の陽極とダイオ
ードＤ２の陰極が接続され、上記ダイオードＤ、および
Ｄ２は、それぞれ、直列固定抵抗Ｒ８およびＲ１を介し
て接地されている。トランジスタＱ２のコレクタは直流
電源Ｖｃｃに接続され、エミッタは、出力端子として低
域変換回路８の入力側に接続されるとともに、固定抵抗
Ｒ６を介して接地されている。即ち、クロマレベル制御
回路７の出力はトランジスタＱ２により構威されるエミ
ッタフォロワ回路を介して出力される。

上記第３図に示すクロマレベル制御回路７において、コ
ンデンサＣ４、ダイオードＤ１　・Ｄ２、固定抵抗Ｒ８
・Ｒ７で構成される、破線内の回路７ａのインピーダン
スは、逆方向にして並列接続されたダイオードＤ１　・
Ｄ、により、第４図に示すように、入力端子の大きさに
より変化し、且つ入力電圧に反比例するような特性を示
す。即ち、回路７ａは非線形伝送手段であり、小入力に
対して低インピーダンスとなり、大入力に対して低イン
ピーダンスとなる。

クロマレベル制御回路７において、固定抵抗Ｒ＋・Ｒｚ
によって、トランジスタＱ１のベースバイアス電圧が与
えられる。トランジスタＱ、はエミッタ接地増幅器を構
威し、交流利得を含めてＲｚ／／Ｒ４ の総合利得を有し、第５図の入出力特性に示すように直
線ｐで表される。

ここで、Ｒ：ｌ／／Ｒ４は固定抵抗Ｒ３とＲ１の並列抵
抗値であり、Ｒ１はトランジスタＱｌの負荷抵抗である
。

トランジスタＱ１の総合利得Ｇを表す第５図の直線ｐは
、非線形回路７ａの存在により、第５図の曲線ｐ′のよ
うになる。又、トランジスタＱ。

はエミッタフォロワ回路を形成しているため、利得をｌ
とすると、上記曲線ｐ′はクロマレベル制御回路７０入
出力特性をあられし、クロマレベル制御回路７では、小
入力に対しては利得が大きく、大人力に対しては利得が
小さくなっていて、出力電圧は入力電圧に対し比較的早
く飽和値Ｓに達する。

したがって、ＡＣＣ回路３からのクロマ信号出力はクロ
マレベル制御回路７で増幅されるとき、小さいクロマ信
号は十分に増幅され、大きいクロマ信号は、あまり増幅
されず、クロマレベル制御回路７のクロマ信号出力は、
第２図（ｅ）に示すように人力段階から十分制御ｎされ
、低域変換回路８に入力され、６００〜７００ＫＨｚの
低域周波数に変換され、混合回路９においてＦＭ化され
た輝度信号と多重され、記録増幅回路ｌＯで増幅された
のち、磁気ヘッド１１を介して磁気テープ１２に記録さ
れる。

上記のように、ＶＴＲのクロマレベル制御回路１に設け
られたクロマレベル制御回路７によって、低しヘルのク
ロマ信号は大きく増幅されるので記録電流が大となり、
再生時のＳ／Ｎが改善され、逆に高レベルのクロマ信号
は余り増幅されず記録電流が抑制されるようになり、再
生時にドツト妨害が起こりにくくなる。

なお、本実施例では、上記のようにＶＴＲに例にとった
が、例えばディスク形式の映像記録再生装置においても
適用することができる。

〔発明の効果〕

本発明に係るクロマレベル制御回路では、以上のように
、非線形伝送手段を含み小入力に対しては利得が大きく
、大人力に対しては利得の小さい、クロマレベル制御回
路を設けた構成となっているので、小人カクロマ信号は
十分増幅され、記録電流も大きくなるため、再生時には
映像のＳ／Ｎが良くなり、また、大入力のクロマ信号は
、余り増幅されないか、あるいは抑圧されて、記録電流
も必要以上大きくならないため、過大なりロマ信号と輝
度信号との混変調に起因する再生時のドツト妨害を防ぐ
ことができ、高品質の再生映像が得られるという効果を
奏する。

【図面の簡単な説明】

第１図乃至第５図は、本発明の一実施例を示すものであ
る。 第１図は、クロマレベル制御回路の構成を示すブロック
図である。 第２図は、各部の信号の波形とタイミングを示す説明図
である。 第３図は、クロマレベル制御回路の回路図である。 第４図は、クロマレベル制御回路中の非線形伝送手段の
入力対インピーダンス特性を示すグラフである。 第５図は、クロマレベル制御回路の入出力特性を示すグ
ラフである。 第６図は、従来例を示すものであって、クロマレベル制
御回路の一部の構成を示すブロック図である。 ｌはクロマレベル制御回路、３はＡＣＣ回路、７はクロ
マレベル制御回路、 ７ａは非線形伝送手段 Ｑ。 ２ はトランジスタ、 １ ２ はダイ オードである。

Claims (1)

1. 【特許請求の範囲】 １、輝度信号とクロマ信号とを分離し、別々に処理して
   記録する映像記録再生装置のクロマ信号記録回路におい
   て、 非線形伝送手段を含み、小入力に対しては利得が大きく
   、大入力に対しては利得が小さい、クロマレベル制御回
   路を有していることを特徴とする、クロマ信号記録回路
   。