JPH03184149A - メモリデータ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、コンピュータシステムにおいて、ＣＰＵの介
在なしにメモリデータの高速転送を行うダイレクトメモ
リアクセスコントローラ（ＤＭＡＣ）によるメモリデー
タ転送方式に関する。

〈従来の技術〉 第２図は、従来例のＤＭＡＣの概略構成を示すブロック
図である。

従来のＤＭＡＣでは、データを転送しようとする場合に
は、転送元であるメインメモリｌのアドレスおよび転送
先である画像メモリ２のアドレスを、対応するアドレス
発生部３．４にそれぞれ格納するとともに、転送カウン
タ部５に、データの転送数を格納する。

次に、コントロール部６の制御により、転送元のアドレ
ス発生部３からのアドレスに対応したメインメモリｌの
領域からデータを取り込み、転送先のアドレス発生部４
からのアドレスに対応した画像メモリ２の領域に、前記
取り込んだデータを書き込む。このようにして１回の転
送が終了すると、転送カウンタ部５の転送数から１を減
じ、さらに、次の転送のために、各アドレス発生部３゜
４のアドレスデータを、例えば、＋１づつそれぞれ更新
する。

アドレスの更新が終了すると、上述と同様にしてデータ
の転送を行い、転送カウンタ部５の転送数が０になるま
で繰り返す。

〈発明が解決しようとする課題〉 ところが、このような従来例のＤＭＡＣでは、アドレス
発生部３．４のアドレスデータの更新は、主１゜０に限
られており、したがって、例えば、１画面分のメインメ
モリＩの表示データを画像メモリ２にそのまま複写する
といった場合のように、アドレスが連続したメモリ領域
のデータしか転送できず、例えば、画像メモリの任意の
領域に、文字などのデータを転送するような場合には、
転送先である画像メモリ２のアドレスを、ＣＰＵによっ
て演算する必要があった。

例えば、第３図に示される画像メモリ２を考える。この
画像メモリ２の各アドレスには、１バイトのデータが格
納できるようになっており、この１バイトにつき８表示
ドツト、したがって、Ｘ方向は、８ｘ１２８＝１０２４
の表示ドツトとなっている。すなわち、図における各Ｘ
が各表示ドツトに対応することになる。

この画像メモリ２のアドレスの変化は、下記のようにな
っており、 十〇、　　　＋１．　　　＋２　　　　・・・＋１２７
＋１２８．＋１２７＋１２８　　　・・・＋２５５＋２
５６．＋２５７．＋２５８　　・・・＋３８３＋３８４
．＋３８５．＋３８６　　・・・＋５１１＋５１２．＋
５１３．＋５１４　　・・・＋６３９Ｘ方向（横方向）
のアドレスは、例えば、十〇。

＋１．＋２．・・・＋１２７というように連続している
けれども、Ｙ方向（縦方向）のアドレスは、例えば、＋
０．＋１２８．＋２５６．＋３８４．＋５１２゜・・・
というようにＸ方向のバイト数１２８を順次加算したア
ドレスとなっている。

したがって、例えば、第４図に示されるように、左上隅
の領域Ａに、十の記号を表示するためには、十〇番地に
　　　　ｏｏｏｔｏｏｏ。

＋１２８番地に　　０００１００００ ＋２５６番地に　　１１１１１１１０ ＋３８４番地に　　ｏｏ＋３８３＋３ ＋５１２番地に　　０００１００００ の各データをそれぞれ書き込む必要があり、このように
転送先のアドレスが、連続していない場合には、上述の
ＤＭＡＣは使用できないことになり、ＣＰＵによって転
送先のアドレスを演算する必要があり、このため、転送
する画像データの数が多くなると、画像メモリ２の高速
書き換えが困難になるという難点がある。

本発明は、上述の点に鑑みて為されたものであって、画
像メモリの任意の領域へのデータの転送をＤＭＡＣによ
って行えるようにして画像メモリの高速書き換えを可能
にすることを目的とする。

〈課題を解決するための手段〉 本発明では、上述の目的を達成するために、アクセスす
るメモリのアドレスを、順次更新してデータ転送を行う
ダイレクトメモリアクセスコントローラによるメモリデ
ータの転送方式であって、前記アドレスの更新を、予め
設定されているｌを越えるアドレスデータを加算あるい
は減算することにより行うようにしている。

く作用〉 上記構成によれば、アドレスの更新時に、予め設定され
ているｌを越えるアドレスデータを加算あるいは減算す
るようにしているので、従来例のように、アドレスデー
タの更新が、±！、０に限られることがなく、これによ
って、アドレスが連続していないメモリ領域のデータ転
送が可能となる。

〈実施例〉 以下、図面によって本発明の実施例について、詳細に説
明する。

第１図は、本発明の転送方式が適用されたＤＭＡＣの概
略構成を示すブロック図であり、第２図の従来例に対応
する部分には、同一の参照符号を付す。

さらに、この実施例では、上述の第３図および第４図に
示される画像メモリ２の左上隅の領域Ａに、十の記号を
表示するために、メインメモリ！からデータを転送する
場合について説明する。なお、メインメモリＩには、前
記子の記号や文字のデータが所定のアドレスに格納され
ている。

この画像メモリ２では、Ｙ方向（縦方向）のアドレスは
、上述のように、Ｘ方向のバイト数である１２８を順次
加算したアドレスとなる。

そこで、この実施例では、転送先である画像メモリ２の
アドレスの更新時には、オフセットアドレスラッチ回路
７にラッチされている予め設定されているｌを越えるア
ドレスデータ（オフセットアドレス）、すなわち、１２
８を加算することにより行うようにしている。

次に、上記構成を有するＤＭＡＣの動作を説明する。

先ず、十の記号に対応したデータが格納されている転送
元であるメインメモリ１のアドレスおよび転送先である
画像メモリ２のアドレス（この実施例では、千０番地）
を対応するアドレス発生部３．４にそれぞれ格納すると
ともに、転送カウンタ部５に、データの転送数（この実
施例では、５）を格納する。

次に、コントロール部６の制御により、転送元のアドレ
ス発生部３からのアドレスに対応したメインメモリＩの
領域からデータ（この実施例では、０００１．００００
）を取り込み、転送先のアドレス発生部４からのアドレ
ス（十〇番地）に対応した画像メモリ２の領域に、前記
取り込んだデータ（０００１００００）を書き込む。こ
のようにして１回目の転送が終了すると、転送カウンタ
部５の転送数からｌを減じ、さらに、次の転送のために
、転送元のアドレス発生部３のアドレスデータを従来と
同様に１更新する。

一方、転送先のアドレス発生部４のアドレスデータの更
新は、オフセットアドレスラッチ回路７のオフセットア
ドレス（１２８）を加算することにより行われる。

アドレスの更新が終了すると、上述と同様にして、転送
元のアドレス発生部３からの更新されたアドレスに対応
したメインメモリｌの領域からデータ（この実施例では
、０００１００００）を取り込み、転送先のアドレス発
生部４からの更新されたアドレス（＋１２８番地）に対
応した画像メモリ２の領域に、前記取り込んだデータ（
０００１００００）を書き込む。このようにして２回目
の転送が終了すると、転送カウンタ部５の転送数から１
を減じ、さらに、次の転送のために、転送元のアドレス
発生部３のアドレスデータを従来と同様にｌ更新する。

一方、転送先のアドレス発生部４のアドレスデータの更
新は、オフセットアドレスラッチ回路７のオフセットア
ドレス（１２８）を加算することにより行われ、更新さ
れたアドレスは、＋２５６番地となる。

アドレスの更新が終了すると、転送元のアドレス発生部
３からの更新されたアドレスに対応したメインメモリｌ
の領域からデータ（この実施例では、１１１１１１１０
）を取り込み、転送先のアドレス発生部４からの更新さ
れたアドレス（＋２５６番地）に対応した画像メモリ２
の領域に、前記取り込んだデータ（１１１１１１１０）
を書き込む。このようにして３回目の転送が終了すると
、転送カウンタ部５の転送数から１を減じ、さらに、次
の転送のために、転送元のアドレス発生部３のアドレス
データを従来と同様にｌ更新する。

一方、転送先のアドレス発生部４のアドレスデータの更
新は、オフセットアドレスラッチ回路７のオフセットア
ドレス（＋２８）を加算することにより行われ、更新さ
れたアドレスは、＋３８４番地となる。

以下、同様にして５回目までのデータ転送を行うことに
より、画像メモリ２には、 十〇番地に　　　ｏｏｏｔｏｏｏ。

＋１２８番地に　　ｏｏｏｔｏｏｏ。

＋２５６番地に　　１１１１１１１０ ＋３８４番地に　　０００１００００ ＋５Ｉ２番地に　　０００１００００ の各データがそれぞれ書き込まれることになり、画像メ
モリ２の左上隅の領域Ａに、十の記号を表示することに
なる。

このようにＣＰＵを介することなく、画像メモリ２の任
意の領域へのデータの転送をＤＭＡＣによって行えるよ
うにしたので、画像メモリ２の高速書き換えが可能とな
る。

なお、上述のオフセットアドレスラッチ回路７に予め設
定されるオフセットアドレスを、＋１゜■あるいは０に
設定すれば、従来例と全く同様の動作が可能となる。

また、上述の実施例では、オフセットアドレスを、１２
８にしたけれども、表示画面の横方向の表示ドツトが変
わった場合には、それに対応してオフセットアドレスが
変更されるのは勿論であり、さらに、上述の実施例では
、オフセットアドレスを加算するようにしたけれども、
本発明の他の実施例として減算するようにしてもよい。

〈発明の効果〉 以上のように本発明によれば、アクセスするアドレスの
更新を、予め設定されているｌを越えるアドレスデータ
を加算あるいは減算することにより行うようにしている
ので、従来例のように、アドレスデータの更新が、限定
されることがなく、これによって、アドレスが連続して
いないメモリ領域のデー、夕転送が可能となり、これに
よって、画像メモリの任意の領域へのデータの転送をＤ
ＭＡＣによって行えることになり、画像メモリの高速書
き換えが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例の転送方式が適用されたＤＭ
ＡＣの概略構成を示すブロック図、第２図は従来例のブ
ロック図、第３図は画像メモリのアドレスを示す図、第
４図は画像メモリへのデータの書き込みを示す図である
。 ！・・・メインメモリ、２・・・画像メモリ、７・・・
オフセットアドレスラッチ回路。

Claims (1)

【特許請求の範囲】
1. （１）アクセスするメモリのアドレスを、順次更新して
   データ転送を行うダイレクトメモリアクセスコントロー
   ラによるメモリデータの転送方式であって、 前記アドレスの更新を、予め設定されている１を越える
   アドレスデータを加算あるいは減算することにより行う
   ことを特徴とするメモリデータ転送方式。