JPH03184448A - Ｆｓｋ変調回路 - Google Patents
Ｆｓｋ変調回路Info
- Publication number
- JPH03184448A JPH03184448A JP32312089A JP32312089A JPH03184448A JP H03184448 A JPH03184448 A JP H03184448A JP 32312089 A JP32312089 A JP 32312089A JP 32312089 A JP32312089 A JP 32312089A JP H03184448 A JPH03184448 A JP H03184448A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- outputs
- voltage
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 21
- 238000001514 detection method Methods 0.000 claims description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000013459 approach Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、例えばＣＡＴＶ（ケーブル・テレビジョン
）システムにおける双方向通信用送信器に用いられるＦ
Ｓ Ｋ （フリケンシー・ソフト・キーイング）変調回
路に関するものである。
）システムにおける双方向通信用送信器に用いられるＦ
Ｓ Ｋ （フリケンシー・ソフト・キーイング）変調回
路に関するものである。
「従来の技術」
周知のように、凋歩同期データ信号は、第５図（イ）に
示すように送信すべき１バイト（８ビツト）のディジタ
ルデータにＳ Ｔ Ａ ＲＴビットと、５ＴＯＰビツト
を伴った、ＯＶと＋５Ｖの電気信号に置き換えた信号で
あり、データの“ｌ”が＋５Ｖに、“０”かＯｖに対応
している。そして、同図（ロ）に示すようなｌバイトの
送信データ（ＯＤ）Ｈは、同図（ハ）に示すような信号
になり、同図（ニ）に示す送信データのように（００）
Ｈ、（０５）Ｈ、（Ｆ Ｆ ）Ｈと続いた場合は、同図
（ホ）に示すような信号となる。
示すように送信すべき１バイト（８ビツト）のディジタ
ルデータにＳ Ｔ Ａ ＲＴビットと、５ＴＯＰビツト
を伴った、ＯＶと＋５Ｖの電気信号に置き換えた信号で
あり、データの“ｌ”が＋５Ｖに、“０”かＯｖに対応
している。そして、同図（ロ）に示すようなｌバイトの
送信データ（ＯＤ）Ｈは、同図（ハ）に示すような信号
になり、同図（ニ）に示す送信データのように（００）
Ｈ、（０５）Ｈ、（Ｆ Ｆ ）Ｈと続いた場合は、同図
（ホ）に示すような信号となる。
このような調歩同期データ信号の送信器に適用される変
調回路としては、従来、第３図に示すようなＰＬＬ（位
相同期）回路を用いたＰＳＫ変調回路が知られている。
調回路としては、従来、第３図に示すようなＰＬＬ（位
相同期）回路を用いたＰＳＫ変調回路が知られている。
この図において、Ｉは入力端に供給される制御電圧Ｖｃ
に応じて発振周波数が決定する電圧制御発振器であり、
その制御電圧Ｖｃとして、信号入力端子Ｔｉｎに供給さ
れた調歩同期データ信号がコンデンサ１１を介して重畳
される。
に応じて発振周波数が決定する電圧制御発振器であり、
その制御電圧Ｖｃとして、信号入力端子Ｔｉｎに供給さ
れた調歩同期データ信号がコンデンサ１１を介して重畳
される。
この電圧′ＩＩＪ御発振器１の発振出力（高周波信号）
は調歩同期データ信号によってＦＭ変調されたＦＳＫ信
号であって、信号出力端子Ｔｏｕｔから出力されると共
に、可変分周器２へ供給される。可変分周器２は、周波
数制御回路３によって設定された分周比でＦＳＫ信号を
分周して位相比較器４の一方の入力端に供給する。この
位相比較器４の他方の入力端には、基準発振器５の発振
出力を固定分周器６で分周することによって得られた基
準周波数信号が供給される。そこで、位相比較器４から
、この基準周波数信号と、可変分周器２の出力信号との
位相差に応じた位相差信号が出力され、位相差信号（よ
、ループフィルタ７を介して制御電圧として電圧制御発
振器Ｉの入力端へ供給さ゛れる。このループフィルタ７
は抵抗８とコンデンサ９とかう構成され、ローパスフィ
ルタとして機能する。
は調歩同期データ信号によってＦＭ変調されたＦＳＫ信
号であって、信号出力端子Ｔｏｕｔから出力されると共
に、可変分周器２へ供給される。可変分周器２は、周波
数制御回路３によって設定された分周比でＦＳＫ信号を
分周して位相比較器４の一方の入力端に供給する。この
位相比較器４の他方の入力端には、基準発振器５の発振
出力を固定分周器６で分周することによって得られた基
準周波数信号が供給される。そこで、位相比較器４から
、この基準周波数信号と、可変分周器２の出力信号との
位相差に応じた位相差信号が出力され、位相差信号（よ
、ループフィルタ７を介して制御電圧として電圧制御発
振器Ｉの入力端へ供給さ゛れる。このループフィルタ７
は抵抗８とコンデンサ９とかう構成され、ローパスフィ
ルタとして機能する。
上述した各構成要素１〜９によってＰＬＬ回路回路ｌ槽
成されている。
成されている。
このような構成において、第４図（イ）に示すような調
歩同期データ信号が信号入力端子Ｔｉｎに供給されると
、電圧制御発振器１の入力端に供給される制御電圧Ｖｃ
は、同図（ロ）に示すような波形になり、電圧制御発振
器■から出力されるＦＳＫ信号の周波数は、制御電圧Ｖ
ｃに応じて過渡的に偏移する。
歩同期データ信号が信号入力端子Ｔｉｎに供給されると
、電圧制御発振器１の入力端に供給される制御電圧Ｖｃ
は、同図（ロ）に示すような波形になり、電圧制御発振
器■から出力されるＦＳＫ信号の周波数は、制御電圧Ｖ
ｃに応じて過渡的に偏移する。
「発明が解決しようとする課題」
ところで、上述したＦＳＫ変調回路において、１） Ｌ
Ｌ回路１０のロック周波数は、第４図（ロ）に示す制
御重圧Ｖｃの平均電圧ｖＩ１１の変化に応じて変化ずろ
。例えば、送信すべきディジタルデータとして“０“の
比率が多い場合にはく平均電圧ｖＩＩｌｌが中心値（＋
２．５Ｖ）からＯｖ側に近寄り、その分だけ周波数が低
い点でロックする。逆に、送信すべきディジタルデータ
として“Ｉ”の比率が多い場合には、平均電圧Ｖｆｆｌ
Ｉが中心値から＋５ｖ側に近寄り、その分だけ周波数が
高い点でロックしてしまう。これにより、電圧制御発振
器ｌから出力されるＦＳＫ信号は、ＰＬＬ回路１０のロ
ック周波数に応じて、その周波数偏移量が変化する。−
方、受信器側で、このＦＳＫ信号を復調すると、同図（
ハ）に示すように、平均電圧Ｖａｒｙが一定の復調波形
が得られるが、この復調波形をコンパレータで波形整形
して元の調歩同期データ信号を再生する場合、閾値Ｌ１
で波形整形した場合は同図（ニ）に示す再生波形が得ら
れ、また、閾値Ｌｔで波形整形した場合は同図（ホ）に
示す再生波形が得られ、各々異なる再生波形か得られる
ことになる。また復調波形の波高値が低い場合も、元の
波形を再生することが困難であり、したがって、閾値の
変動に弱く、伝送品質の劣化が避けられないという問題
があった。この場合、送信すべき調歩同期データ信号を
、マンヂエスタコード等に変換し、Ｏｖと＋５Ｖのデユ
ーティ比を５０％とした後に、ＦＳＫ変調することも考
えられるが、この場合、高価なデータ変換回路を付加し
なければならなかった。
Ｌ回路１０のロック周波数は、第４図（ロ）に示す制
御重圧Ｖｃの平均電圧ｖＩ１１の変化に応じて変化ずろ
。例えば、送信すべきディジタルデータとして“０“の
比率が多い場合にはく平均電圧ｖＩＩｌｌが中心値（＋
２．５Ｖ）からＯｖ側に近寄り、その分だけ周波数が低
い点でロックする。逆に、送信すべきディジタルデータ
として“Ｉ”の比率が多い場合には、平均電圧Ｖｆｆｌ
Ｉが中心値から＋５ｖ側に近寄り、その分だけ周波数が
高い点でロックしてしまう。これにより、電圧制御発振
器ｌから出力されるＦＳＫ信号は、ＰＬＬ回路１０のロ
ック周波数に応じて、その周波数偏移量が変化する。−
方、受信器側で、このＦＳＫ信号を復調すると、同図（
ハ）に示すように、平均電圧Ｖａｒｙが一定の復調波形
が得られるが、この復調波形をコンパレータで波形整形
して元の調歩同期データ信号を再生する場合、閾値Ｌ１
で波形整形した場合は同図（ニ）に示す再生波形が得ら
れ、また、閾値Ｌｔで波形整形した場合は同図（ホ）に
示す再生波形が得られ、各々異なる再生波形か得られる
ことになる。また復調波形の波高値が低い場合も、元の
波形を再生することが困難であり、したがって、閾値の
変動に弱く、伝送品質の劣化が避けられないという問題
があった。この場合、送信すべき調歩同期データ信号を
、マンヂエスタコード等に変換し、Ｏｖと＋５Ｖのデユ
ーティ比を５０％とした後に、ＦＳＫ変調することも考
えられるが、この場合、高価なデータ変換回路を付加し
なければならなかった。
この発明は上述した事情に鑑みてなされたもので、安価
む構成で、伝送品質の向上を達成することができるＦＳ
Ｋ変調回路を提供することを目的としている。
む構成で、伝送品質の向上を達成することができるＦＳ
Ｋ変調回路を提供することを目的としている。
「課題を解決するための手段」
この発明は、制御電圧に応じて発振出力の周波数が制御
される電圧制御発振器と、基準周波数信号を出力する基
準発振手段と、前記発振出力を分周して出力する分周器
と、前記基準周波数信号と前記分周器の出力との位相差
に応じた位相差信号を出力する位相比較器と、前記位相
差信号を入力して前記制御電圧を出力するループフィル
タとからなる位相同期回路を有し、送信すべきディジタ
ルデータによって前記発振出力をＦＭ変調してＦＳＫ信
号を出力するＦＳＫ変調回路において、前記ディノタル
データの平均電圧を検出する検出手段を設け、該検出手
段の検出結果に基づいて前記基準周波数信号の周波数を
制御することを特徴としている。
される電圧制御発振器と、基準周波数信号を出力する基
準発振手段と、前記発振出力を分周して出力する分周器
と、前記基準周波数信号と前記分周器の出力との位相差
に応じた位相差信号を出力する位相比較器と、前記位相
差信号を入力して前記制御電圧を出力するループフィル
タとからなる位相同期回路を有し、送信すべきディジタ
ルデータによって前記発振出力をＦＭ変調してＦＳＫ信
号を出力するＦＳＫ変調回路において、前記ディノタル
データの平均電圧を検出する検出手段を設け、該検出手
段の検出結果に基づいて前記基準周波数信号の周波数を
制御することを特徴としている。
「作用」
上述した構成によれば、検出手段によって、送信すべき
ディジタルデータの平均電圧が検出され、この検出結果
に基づいて、Ｉ） Ｌ Ｌ （位相同期）回路の基準周
波数信号とムる基準発振手段の発振周波数が制御される
ので、従来、送信すべきディジタルデータの“０”と“
１”の比率に伴って生じていたＰ Ｌ Ｌ回路のロック
周波数の変動が補正されろ。
ディジタルデータの平均電圧が検出され、この検出結果
に基づいて、Ｉ） Ｌ Ｌ （位相同期）回路の基準周
波数信号とムる基準発振手段の発振周波数が制御される
ので、従来、送信すべきディジタルデータの“０”と“
１”の比率に伴って生じていたＰ Ｌ Ｌ回路のロック
周波数の変動が補正されろ。
「実施例」
以下、図面を参照し、この発明の詳細な説明−４゛る。
第１図はこの発明の一実施例の構成を示す図である。こ
の図において、１７は信号入力端子Ｔｉｎに供給される
調歩同期データ信号の平均電圧を検出４−るローパスフ
ィルタであり、１氏抗Ｉ８とコンデンサ１９とから構成
されている。この場合、ローパスフィルタ１７の時定数
は、ＰＬＬ回路ＩＯのループフィルタ７の時定数と同じ
になるように設定されている。このローパスフィルタ１
７で検出された平均電圧は、直流給電用インダクタ２０
を介して、可変容量ダイオード２１のカソード端に印加
される。この可変容量ダイオード２１のアノード端は接
地され、カソード端はコンデンサ２２を介して基準発振
器５の水晶振動子２４の一端に接続されている。これに
より、インダクタ２０を介して可変容量ダイオード２１
に印加される電圧か変化すると、可変容量ダイオード２
１の容量が変化して、基準発振器５の発振周波数が変化
するようになっている。
の図において、１７は信号入力端子Ｔｉｎに供給される
調歩同期データ信号の平均電圧を検出４−るローパスフ
ィルタであり、１氏抗Ｉ８とコンデンサ１９とから構成
されている。この場合、ローパスフィルタ１７の時定数
は、ＰＬＬ回路ＩＯのループフィルタ７の時定数と同じ
になるように設定されている。このローパスフィルタ１
７で検出された平均電圧は、直流給電用インダクタ２０
を介して、可変容量ダイオード２１のカソード端に印加
される。この可変容量ダイオード２１のアノード端は接
地され、カソード端はコンデンサ２２を介して基準発振
器５の水晶振動子２４の一端に接続されている。これに
より、インダクタ２０を介して可変容量ダイオード２１
に印加される電圧か変化すると、可変容量ダイオード２
１の容量が変化して、基準発振器５の発振周波数が変化
するようになっている。
以上の構成において、ローパスフィルタＩ７によって、
信号入力端子１’ｉｎに供給された調歩同期データ信号
の平均電圧が検出され、この平均電圧がインダクタ２０
を介して可変容量ダイオード２１に印加される。これに
より、基準発振器５の発振周波数が、調歩同期データ信
号の平均電圧に応じて変化し、この結果、従来、送信す
べき調歩同期データ信号の“０”と“１”の比率に伴っ
て生じていたｐ Ｌ Ｌ回路ＩＯのロック周波数の変動
が相殺されるようにｈｌｉ正される。例えば、信号入力
端子Ｔｉｎに、第２図（イ）に示すような調歩同期デー
タ信号が入力された場合、そのＦＳＫ信号を復調すると
、同図（ロ）に示す上うな平均電圧ＶＩ１１が一定の復
ＪＡＪ波形が得られる。この復調波形をコンパレータで
波形整形して元の調歩同期データ信号を再生４−る場合
、閾値１７．で波形整形すれば、同図（ハ）に示−４゛
ようになり、また、閾値Ｌｔて波形整形すれば、同図（
ニ）に示すようになり、いずれも同じ１ｆ生波形か得ら
れる。したがって、調歩同期データ信号のように、“０
”と“１”の比率が５０％でない信号であっても、ＰＬ
Ｌ回路ＩＯのロック周波数の変動が相殺される。
信号入力端子１’ｉｎに供給された調歩同期データ信号
の平均電圧が検出され、この平均電圧がインダクタ２０
を介して可変容量ダイオード２１に印加される。これに
より、基準発振器５の発振周波数が、調歩同期データ信
号の平均電圧に応じて変化し、この結果、従来、送信す
べき調歩同期データ信号の“０”と“１”の比率に伴っ
て生じていたｐ Ｌ Ｌ回路ＩＯのロック周波数の変動
が相殺されるようにｈｌｉ正される。例えば、信号入力
端子Ｔｉｎに、第２図（イ）に示すような調歩同期デー
タ信号が入力された場合、そのＦＳＫ信号を復調すると
、同図（ロ）に示す上うな平均電圧ＶＩ１１が一定の復
ＪＡＪ波形が得られる。この復調波形をコンパレータで
波形整形して元の調歩同期データ信号を再生４−る場合
、閾値１７．で波形整形すれば、同図（ハ）に示−４゛
ようになり、また、閾値Ｌｔて波形整形すれば、同図（
ニ）に示すようになり、いずれも同じ１ｆ生波形か得ら
れる。したがって、調歩同期データ信号のように、“０
”と“１”の比率が５０％でない信号であっても、ＰＬ
Ｌ回路ＩＯのロック周波数の変動が相殺される。
「発明の効果」
以−Ｌ説明したように、この発明によれば、検出手段に
よって、送信すべきディジタルデータの平均電圧が検出
され、この検出結果に基づいて、ＰＩ Ｌ回路の基準周
波数信号となる基準発振手段の発振周波数が制御される
ようにしたので、従来、送信すべきディジタルデータの
“０”と“１”の比率の変動に伴って生じていたＰ Ｌ
Ｌ回路のロック周波数の変動が相殺されるように補正
され、これにより、受信器側においてコンパレータによ
って再生、２！／Ｉ５を得る際に、その閾値に多少の変
動があった場合や、復調波形の波高値が低い場合におい
てら、元の波形を忠実に再生することができ、伝送品質
の向−Ｌを達成することができる。また、例えば、送信
すべきディジタルデータをマンチェスタコート等に変換
するための高価なデータ変換回路ら一切不要であり安価
に構成できるという効果もｉすられる。
よって、送信すべきディジタルデータの平均電圧が検出
され、この検出結果に基づいて、ＰＩ Ｌ回路の基準周
波数信号となる基準発振手段の発振周波数が制御される
ようにしたので、従来、送信すべきディジタルデータの
“０”と“１”の比率の変動に伴って生じていたＰ Ｌ
Ｌ回路のロック周波数の変動が相殺されるように補正
され、これにより、受信器側においてコンパレータによ
って再生、２！／Ｉ５を得る際に、その閾値に多少の変
動があった場合や、復調波形の波高値が低い場合におい
てら、元の波形を忠実に再生することができ、伝送品質
の向−Ｌを達成することができる。また、例えば、送信
すべきディジタルデータをマンチェスタコート等に変換
するための高価なデータ変換回路ら一切不要であり安価
に構成できるという効果もｉすられる。
第１図はこの発明の一実施例の構成を示すブロック図、
第２図は同実施例の動作を説明するための波形図、第３
図は従来のＦＳＫ変調回路の構成を示すブロック図、第
４図は同ＦＳＫ変調回路の動作を説明するための波形図
、第５図は調歩同期データ信号を説明するための波形図
である。 １・・・・・電圧制御発振器 ２・・・・可変分周器、 ４・・・・・・位相、比較器、 ５・・・・・基準発振器、 ６・・・・・固定分周器、 ７・・・・・・ループフィルタ、 １０・・・・・ｆ） Ｌ Ｌ回路、 ＩＩ・・・・・・コンデンサ、 １７・・・・・ローパスフィルタ、 ２０・・・・インダクタ、 ２１・・・・・・可変容量ダイオード。
第２図は同実施例の動作を説明するための波形図、第３
図は従来のＦＳＫ変調回路の構成を示すブロック図、第
４図は同ＦＳＫ変調回路の動作を説明するための波形図
、第５図は調歩同期データ信号を説明するための波形図
である。 １・・・・・電圧制御発振器 ２・・・・可変分周器、 ４・・・・・・位相、比較器、 ５・・・・・基準発振器、 ６・・・・・固定分周器、 ７・・・・・・ループフィルタ、 １０・・・・・ｆ） Ｌ Ｌ回路、 ＩＩ・・・・・・コンデンサ、 １７・・・・・ローパスフィルタ、 ２０・・・・インダクタ、 ２１・・・・・・可変容量ダイオード。
Claims (2)
- （１）制御電圧に応じて発振出力の周波数が制御される
電圧制御発振器と、基準周波数信号を出力する基準発振
手段と、前記発振出力を分周して出力する分周器と、前
記基準周波数信号と前記分周器の出力との位相差に応じ
た位相差信号を出力する位相比較器と、前記位相差信号
を入力して前記制御電圧を出力するループフィルタとか
らなる位相同期回路を有し、送信すべきディジタルデー
タによって前記発振出力をＦＭ変調してＦＳＫ信号を出
力するＦＳＫ変調回路において、 前記ディジタルデータの平均電圧を検出する検出手段を
設け、該検出手段の検出結果に基づいて前記基準周波数
信号の周波数を制御することを特徴とするＦＳＫ変調回
路。 - （２）前記検出手段は、前記位相同期回路のループフィ
ルタと略等しい時定数が設定されたローパスフィルタに
よって構成されていることを特徴とする請求項１記載の
ＦＳＫ変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32312089A JPH03184448A (ja) | 1989-12-13 | 1989-12-13 | Ｆｓｋ変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32312089A JPH03184448A (ja) | 1989-12-13 | 1989-12-13 | Ｆｓｋ変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03184448A true JPH03184448A (ja) | 1991-08-12 |
Family
ID=18151307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32312089A Pending JPH03184448A (ja) | 1989-12-13 | 1989-12-13 | Ｆｓｋ変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03184448A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0790728A3 (en) * | 1996-02-16 | 2001-08-22 | Nec Corporation | FSK modulator |
-
1989
- 1989-12-13 JP JP32312089A patent/JPH03184448A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0790728A3 (en) * | 1996-02-16 | 2001-08-22 | Nec Corporation | FSK modulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1049541C (zh) | Ｐｌｌ频率合成器和使用该合成器的高速频率锁定法 | |
| US4368439A (en) | Frequency shift keying system | |
| CA1296398C (en) | Phase-locked clock regeneration circuit for digital transmission systems | |
| US5789991A (en) | FSK modulating and demodulating apparatus wherein each binary data is represented by same number of cycles of modulated signal | |
| JPH01196946A (ja) | 周波数制御装置 | |
| US6515526B2 (en) | Phase fluctuation generation | |
| JPH03184448A (ja) | Ｆｓｋ変調回路 | |
| US4847874A (en) | Clock recovery system for digital data | |
| US4307464A (en) | Method and apparatus for synthesizing a modulated carrier to reduced interchannel interference in a digital communication system | |
| JPS63136853A (ja) | データ流からタイミング情報を回収する装置 | |
| JPH0548453A (ja) | 周波数シンセサイザ | |
| JPS58127451A (ja) | 発振器を周波数変調するための改良デ−タ回路 | |
| JPH08340254A (ja) | 周波数シンセサイザ | |
| US4039952A (en) | Digital frequency shift-keyed transmitter | |
| JPH08329604A (ja) | デジタルオーディオインターフェース | |
| JP3551351B2 (ja) | クロック再生用ｐｌｌ装置 | |
| JPH0749870Y2 (ja) | Ｐｌｌ回路 | |
| JPS6016013A (ja) | 狭帯域フイルタ | |
| JP3019657B2 (ja) | 搬送波再生回路 | |
| JPH0724819Y2 (ja) | 位相同期回路 | |
| JPH09224057A (ja) | Ｆｓｋ変調回路 | |
| JPS637050A (ja) | 高速タイミング抽出回路 | |
| JPH0461421A (ja) | Ｐｌｌ回路 | |
| JPH02272913A (ja) | Ｐｌｌ回路 | |
| JPH1065747A (ja) | 周波数変調信号発生装置 |