JPH03185549A - Bus arbitration system for shared bus - Google Patents
Bus arbitration system for shared busInfo
- Publication number
- JPH03185549A JPH03185549A JP32387589A JP32387589A JPH03185549A JP H03185549 A JPH03185549 A JP H03185549A JP 32387589 A JP32387589 A JP 32387589A JP 32387589 A JP32387589 A JP 32387589A JP H03185549 A JPH03185549 A JP H03185549A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- request signal
- signal
- transmission request
- master device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 99
- 238000010586 diagram Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、共有バスで接続された１つのマスタ装置と複
数のスレーブ装置との間でバスの調停を行うようにした
共有バスのバス調停システムに関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention provides bus arbitration for a shared bus in which bus arbitration is performed between one master device and a plurality of slave devices connected via a shared bus. Regarding the system.
例えば、ＩＥＥＥＥ−４８８規格で規定されているよう
に１つのマスタ装置と複数のスレーブ装置とが共有バス
で接続されている場合には、共有バスの使用について調
停を行う必要がある。従来、データ等の送信を行おうと
するスレーブ装置はバスに送信要求信号（サービスリク
エスト〉を与えていた。マスタ装置はこの送信要求信号
を受けるとポーリングを行うようになっていた。そして
、送信要求信号を与えたスレーブ装置がわかると、この
装置をトーカに指定し、データ等の送信を行わせるよう
になっていた。For example, when one master device and a plurality of slave devices are connected via a shared bus as specified in the IEEE-488 standard, it is necessary to arbitrate regarding the use of the shared bus. Conventionally, a slave device that wanted to send data etc. gave a transmission request signal (service request) to the bus. When the master device received this transmission request signal, it polled. Once the slave device that gave the signal was known, this device was designated as a talker and was made to transmit data and the like.
このように従来片われた共有バスのバス調停システムで
は、マスタ装置が送信要求信号を受けた段階でポーリン
グを行うようになっていたので、該当するスレーブ装置
がデータ等の送信を行えるようになるまでの時間が長く
なるという問題があった。In conventional shared bus arbitration systems like this, the master device polled when it received a transmission request signal, allowing the corresponding slave device to transmit data, etc. The problem was that it took a long time.
そこで本発明の目的は、スレーブ装置が送信を開始する
ことができるまでの時間を短縮することのできる共有バ
スのバス調停システムを提供することにある。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a bus arbitration system for a shared bus that can shorten the time it takes for a slave device to start transmission.
本発明では、（ｉ）共有バスと、（ｉｉ ）この共有バ
スと接続され、システムの立ち上げ時と初期化時の双方
にデータ等の送信を許可するための送信許可信号を発生
する一方、共有バスの１つの信号線を介して送信要求信
号を受け付けたことを条件としてこの共有バスを介して
送られてくるデータ等の受信動作を開始するマスタ装置
と、（ｉｉ）自己がデータ等の送信を行う場合には入力
された送信要求信号を出力側に出さず、データ等の送信
を行わない場合には入力されたこの送信要求信号を出力
側に出すようにした送信権保持回路をそれぞれ備え、共
有バスとそれぞれ接続されていて、送信要求信号を出力
側に出さないときは送信要求信号を信号線に送出した後
、この共有バスを通じてデータ等をマスタ装置に送出す
る複数のスレーブ装置と、（ｉｖ ）これら全スレーブ
装置の送信権保持回路をリング状に接続した送信要求信
号線と、（ｖ）マスタ装置の出力する送信許可信号をス
レーブ装置のいずれか１つの送信権保持回路に与える他
の信号線とを共有バスのバス調停システムに具備させる
。In the present invention, (i) a shared bus; and (ii) a transmission permission signal that is connected to the shared bus and that permits the transmission of data etc. both at system start-up and initialization; (ii) a master device that starts receiving data, etc. sent via the shared bus on the condition that it receives a transmission request signal via one signal line of the shared bus; Each transmission right holding circuit is configured such that the input transmission request signal is not output to the output side when transmitting data, and the input transmission request signal is output to the output side when data etc. are not to be transmitted. A plurality of slave devices are each connected to a shared bus, and when they do not output a transmission request signal to the output side, they send a transmission request signal to the signal line and then send data, etc. to the master device through this shared bus. , (iv) a transmission request signal line in which the transmission right holding circuits of all these slave devices are connected in a ring, and (v) a transmission permission signal output from the master device is given to the transmission right holding circuit of any one of the slave devices. A bus arbitration system for a shared bus is provided with other signal lines.
すなわち本発明では、各スレーブ装置に送信権を保持す
るための送信権保持回路を用意させておき、これらの送
信権保持回路をリング状に接続しておく。そして、マス
タ装置から所定の条件で送信許可信号を特定の１つの送
信権保持回路に与えるようにし、この送信権保持回路が
データ等の送信を行わない場合には送信を行うスレーブ
装置の送信権保持回路まで順次この送信許可信号を渡し
ていくようにする。そして、送信許可信号を次に渡さな
かった送信権保持回路を備えたスレーブ装置が送信権を
獲得して、共有バスを介してマスタ装置にデータ等の送
信を行うことにする。That is, in the present invention, each slave device is provided with a transmission right holding circuit for holding the transmission right, and these transmission right holding circuits are connected in a ring shape. Then, a transmission permission signal is given from the master device to a specific transmission right holding circuit under predetermined conditions, and when this transmission right holding circuit does not transmit data, etc., the transmission permission signal of the slave device that performs transmission is given. This transmission permission signal is sequentially passed to the holding circuit. Then, the slave device equipped with the transmission right holding circuit that did not pass the transmission permission signal to the next one acquires the transmission right, and decides to transmit data etc. to the master device via the shared bus.
以下、実施例につき本発明の詳細な説明する。 Hereinafter, the present invention will be described in detail with reference to Examples.
第１図は本発明の一実施例における共有バスのバス調停
システムを表わしたものである。マスタ装置１１は共有
バス１２を介して複数のスレーブ装置１３−０．１３−
２、・・・・・・１３−Ｎと接続されている。各スレー
ブ装置１３−０．１３−２、・・・・・・１３−Ｎの内
部には、それぞれ送信権を保持するための送信権保持回
路１４−０．１４−２、・・・・・・１４−Ｎが配置さ
れている。これらの送信権保持回路１４−０．１４−２
、・・・・・・１４−Ｎは、送信許可信号線１５＝０，
１５−２、・・・・・・１５−Ｎによってリング状に接
続されている。マスタ装置１１と第０の送信許可信号１
１！１５−０の間には、信号線１６が接続されている。FIG. 1 shows a bus arbitration system for a shared bus according to an embodiment of the present invention. The master device 11 connects to a plurality of slave devices 13-0.13- via the shared bus 12.
2,...13-N. Each slave device 13-0.13-2, . . . 13-N includes a transmission right holding circuit 14-0.14-2, . . . for holding the transmission right, respectively.・14-N is placed. These transmission right holding circuits 14-0.14-2
,...14-N is the transmission permission signal line 15=0,
15-2, . . . 15-N are connected in a ring shape. Master device 11 and 0th transmission permission signal 1
A signal line 16 is connected between 1!15-0.
共有バス１２を構成する１本の線は送信要求信号線１７
として割り当てられている。One line that makes up the shared bus 12 is the transmission request signal line 17
is assigned as.
このような構成の共有バスのバス調停システムで、マス
タ装置１１はシステムの立ち上げ時と初期化時の双方に
、送信許可信号を発生する。この送信許可信号は、信号
線１６に送り出され、ここから第０の送信許可信号線１
５−０を介して第０のスレーブ装置１３−０の第０の送
信権保持回路１４−Ｏの入力端子ＩＮに入力される。In a bus arbitration system for a shared bus having such a configuration, the master device 11 generates a transmission permission signal both at system start-up and initialization. This transmission permission signal is sent to the signal line 16, and from there to the 0th transmission permission signal line 1.
5-0 to the input terminal IN of the 0th transmission right holding circuit 14-O of the 0th slave device 13-0.
第Ｏの送信権保持回路１４−０は、マスタ装置１１に対
してデータ等の送信を行う必要がある場合には、この送
信許可信号を保持する。この場合、その出力端子ＯＵＴ
から送信許可信号は出力されない。これに対してマスタ
装置１１にデ竺夕等の送信を行う必要がない場合、第０
の送信権保持回路１４−〇はこの送信許可信号をその出
力端子ＯＵＴから出力する。第１〜第Ｎの送信権保持回
路１４−０も同様の回路動作を行うようになっている。The O-th transmission right holding circuit 14-0 holds this transmission permission signal when it is necessary to transmit data or the like to the master device 11. In this case, its output terminal OUT
No transmission permission signal is output from. On the other hand, if there is no need to send data, etc. to the master device 11, the 0th
The transmission right holding circuit 14-0 outputs this transmission permission signal from its output terminal OUT. The first to Nth transmission right holding circuits 14-0 also perform similar circuit operations.
今、第１のスレーブ装置１３−１がマスタ装置１１に対
してデータ等の送信を行うものとする。Now, it is assumed that the first slave device 13-1 transmits data and the like to the master device 11.
この場合、第１のスレーブ装置１３−１はその第１の送
信権保持回路１４−１に送信許可信号が入力されるのを
待つ。そして、これが入力された時点でこの送信許可信
号を保持する。第１の送信権保持回路１４−１は、送信
許可信号を保持したら送信要求信号線１７に対して送信
要求信号を出力する。マスタ装置１１は送信要求信号を
受け付けたら受信動作を開始する。第１のスレーブ装置
１３−１は送信要求信号を出力したらデータの送信を開
始し、これによってマスタ装置１１へのデータの送信が
行われることになる。In this case, the first slave device 13-1 waits for a transmission permission signal to be input to its first transmission right holding circuit 14-1. Then, this transmission permission signal is held at the time it is input. When the first transmission right holding circuit 14-1 holds the transmission permission signal, it outputs a transmission request signal to the transmission request signal line 17. When the master device 11 receives the transmission request signal, it starts the reception operation. When the first slave device 13-1 outputs the transmission request signal, it starts transmitting data, and thereby the data is transmitted to the master device 11.
第１のスレーブ装置１３−１によるこのような送信作業
が終了したら、第１の送信権保持回路１４−１はこの時
点でその出力端子ＯＵＴから送信許可信号を出力する。When the first slave device 13-1 completes such a transmission operation, the first transmission right holding circuit 14-1 outputs a transmission permission signal from its output terminal OUT at this point.
これにより、第２のスレーブ装置１３−２あるいはこれ
以降の装置によるデータ等の送信の機会が与えられる。This provides an opportunity for the second slave device 13-2 or any subsequent device to transmit data.
以上説明したように本発明によれば、各スレーブ装置に
送信権を保持するための送信権保持回路を用意させてお
き、これらの送信権保持回路をリング状に接続しておい
て、マスタ装置から所定の条件で送信許可信号を特定の
１つの送信権保持回路に与えるようにし、この送信権保
持回路がデータ等の送信を行わない場合には送信を行う
スレーブ装置の送信権保持回路まで順次この送信許可信
号を渡していくようにした。そして、送信許可信号を次
に渡さなかった送信権保持回路を備えたスレーブ装置が
送信権を獲得して、送信要求信号を送出し、共有バスを
介してマスタ装置にデータ等の送信を行うことにした。As explained above, according to the present invention, each slave device is provided with a transmission right holding circuit for holding the transmission right, these transmission right holding circuits are connected in a ring, and the master device A transmission permission signal is given to one specific transmission right holding circuit under predetermined conditions, and if this transmission right holding circuit does not transmit data, etc., the transmission permission signal is sequentially applied to the transmission right holding circuit of the slave device that transmits. I decided to pass this transmission permission signal. Then, the slave device equipped with a transmission right holding circuit that did not pass the transmission permission signal to the next one acquires the transmission right, sends a transmission request signal, and transmits data etc. to the master device via the shared bus. I made it.
このため、マスタ装置はどのスレーブ装置がデータ等の
送信を行おうとしているのかをボーリングによって調べ
る必要がなくなったので、スレーブ装置が送信要求信号
を与えてからデータ等の送信が行えるようになるまでの
時間を短縮させることができるという効果がある。For this reason, the master device no longer needs to use boring to find out which slave device is attempting to transmit data, etc., and waits until the slave device is able to transmit data after it gives a transmission request signal. This has the effect of shortening the time required.
第１図は本発明の一実施例における共有バスのバス調停
システムを示したシステム構成図である。
１１・・・・・・マスタ装置、１２・・・・・・共有バ
ス、１３・・・・・・スレーブ装置、
１４・・・・・・送信権保持回路、
１５・・・・・・送信許可信号線、１６・・・・・・信
号線。FIG. 1 is a system configuration diagram showing a bus arbitration system for a shared bus in an embodiment of the present invention. 11...Master device, 12...Shared bus, 13...Slave device, 14...Transmission right holding circuit, 15...Transmission Permission signal line, 16...Signal line.
Claims (1)
化時の双方にデータ等の送信を許可するための送信許可
信号を発生する一方、前記共有バスの１つの信号線を介
して送信要求信号を受け付けたことを条件としてこの共
有バスを介して送られてくる前記データ等の受信動作を
開始するマスタ装置と、 自己が前記データ等の送信を行う場合には入力された送
信要求信号を出力側に出さず、データ等の送信を行わな
い場合には入力されたこの送信要求信号を出力側に出す
ようにした送信権保持回路をそれぞれ備え、前記共有バ
スとそれぞれ接続されていて、送信要求信号を出力側に
出さないときは前記送信要求信号を前記信号線に送出し
た後、この共有バスを通じてデータ等をマスタ装置に送
出する複数のスレーブ装置と、 これら全スレーブ装置の前記送信権保持回路をリング状
に接続した送信要求信号線と、 前記マスタ装置の出力する送信許可信号を前記スレーブ
装置のいずれか１つの送信権保持回路に与える他の信号
線 とを具備することを特徴とする共有バスのバス調停シス
テム。[Claims] A shared bus, which is connected to the shared bus and generates a transmission permission signal for permitting the transmission of data, etc., both at system start-up and initialization. A master device that starts receiving the data, etc. sent via this shared bus on the condition that it receives a transmission request signal via one signal line, and a master device that transmits the data, etc. by itself. are each provided with a transmission right holding circuit that does not output the input transmission request signal to the output side, and outputs the input transmission request signal to the output side when data etc. are not transmitted, and a plurality of slave devices each connected to a bus, and when not outputting a transmission request signal to the output side, transmitting the transmission request signal to the signal line and then transmitting data etc. to the master device through the shared bus; A transmission request signal line connecting the transmission right holding circuits of all of these slave devices in a ring shape, and another signal line that supplies a transmission permission signal output from the master device to the transmission right holding circuit of any one of the slave devices. A bus arbitration system for a shared bus, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32387589A JPH03185549A (en) | 1989-12-15 | 1989-12-15 | Bus arbitration system for shared bus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32387589A JPH03185549A (en) | 1989-12-15 | 1989-12-15 | Bus arbitration system for shared bus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03185549A true JPH03185549A (en) | 1991-08-13 |
Family
ID=18159575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32387589A Pending JPH03185549A (en) | 1989-12-15 | 1989-12-15 | Bus arbitration system for shared bus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03185549A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353985A (en) * | 2001-05-29 | 2002-12-06 | Japan Storage Battery Co Ltd | Data communication method and data communication system |
-
1989
- 1989-12-15 JP JP32387589A patent/JPH03185549A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353985A (en) * | 2001-05-29 | 2002-12-06 | Japan Storage Battery Co Ltd | Data communication method and data communication system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5915101A (en) | Arbitration in the case of a delaying bus coupling | |
| ATE230179T1 (en) | CONTROL AND COMMUNICATION DEVICE | |
| JPH03185549A (en) | Bus arbitration system for shared bus | |
| US7032061B2 (en) | Multimaster bus system | |
| JPH06164603A (en) | Transmission system for time division multiplex transmitting device | |
| JPS6146550A (en) | Connecting device between busses | |
| JPH0644763B2 (en) | Data transfer method | |
| KR100292060B1 (en) | Message transfer system of function module in private exchange | |
| JPH0916517A (en) | Bus interface | |
| JPH0414339A (en) | Terminal equipment | |
| SU1043622A1 (en) | Multi-channel device for computer interface | |
| JP3487761B2 (en) | Information transfer device | |
| JP2616010B2 (en) | Packet network | |
| JPH04934A (en) | Multiple address communication system | |
| JP2666782B2 (en) | Multiple bus control system | |
| JP2615815B2 (en) | Priority control method | |
| KR19990035225A (en) | RS-232C Signal Transmit / Receive Circuit | |
| JPH0225962A (en) | Inter-processor communication system by serial transmission | |
| JP2000347960A (en) | Digital controller | |
| JPH0895927A (en) | Large scale interconnect switch | |
| JPS59140730A (en) | Indoor wiring signal superposing and carrying device | |
| JPH09282254A (en) | Communication data control system | |
| KR20030051291A (en) | Method for data transmission and transmit-receive device in a distributed system | |
| JPS61239350A (en) | Bus controlling system | |
| JPH02184197A (en) | Transmission sequence control system for remote monitoring control equipment |