JPH03185724A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03185724A JPH03185724A JP32541489A JP32541489A JPH03185724A JP H03185724 A JPH03185724 A JP H03185724A JP 32541489 A JP32541489 A JP 32541489A JP 32541489 A JP32541489 A JP 32541489A JP H03185724 A JPH03185724 A JP H03185724A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- hydrogen fluoride
- etching
- oxide film
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
弗化水素により半導体ウェーへのシリコン酸化膜をエツ
チングする方法の改良に関し、弗化水素により半導体ウ
ェーへのシリコン酸化膜のエツチングを行った場合に、
半導体ウェーハに弗素が残留するのを防止することが可
能な半導体装置の製造方法の提仇を目的とし、 チャンバ内に設けたウェーハステージに［置した半導体
ウェーハのシリコン酸化膜を弗化水素によりエツチング
する工程において、前記チャンバ内に酸化性ガスを前記
弗化水素とともに供給するか或いは前記弗化水素により
エツチングした後に前記酸化性ガスを供給して前記半導
体ウェーハの表面を処理するよう構成する。
チングする方法の改良に関し、弗化水素により半導体ウ
ェーへのシリコン酸化膜のエツチングを行った場合に、
半導体ウェーハに弗素が残留するのを防止することが可
能な半導体装置の製造方法の提仇を目的とし、 チャンバ内に設けたウェーハステージに［置した半導体
ウェーハのシリコン酸化膜を弗化水素によりエツチング
する工程において、前記チャンバ内に酸化性ガスを前記
弗化水素とともに供給するか或いは前記弗化水素により
エツチングした後に前記酸化性ガスを供給して前記半導
体ウェーハの表面を処理するよう構成する。
本発明は、半導体装置の製造方法に係り、特に弗化水素
により半導体ウェーへのシリコン酸化膜をエツチングす
る方法の改良に関するものである。
により半導体ウェーへのシリコン酸化膜をエツチングす
る方法の改良に関するものである。
半導体ウェーハに形成したシリコン酸化膜のエツチング
を行う方法としては、弗化水素（ＨＦ）の溶液中に半導
体ウェーハを浸漬してエツチングする方法が主流である
が、この方法によりエツチングを行うと半導体ウェーハ
の表面に品質低下の原因となるコロイダルシリカやウエ
ーハキャリアの微粉等のパーティクルが付着する。
を行う方法としては、弗化水素（ＨＦ）の溶液中に半導
体ウェーハを浸漬してエツチングする方法が主流である
が、この方法によりエツチングを行うと半導体ウェーハ
の表面に品質低下の原因となるコロイダルシリカやウエ
ーハキャリアの微粉等のパーティクルが付着する。
このため、弗化水素溶液に浸漬せずに弗化水素の蒸気を
用いて半導体ウェーハのシリコン酸化膜をエツチングす
る方法が行われるようになっているが、半導体ウェーハ
の表面に弗素が残留して付着する障害が発生している。
用いて半導体ウェーハのシリコン酸化膜をエツチングす
る方法が行われるようになっているが、半導体ウェーハ
の表面に弗素が残留して付着する障害が発生している。
以上のような状況から、半導体ウェーへの表面にパーテ
ィクルや弗素を付着させないで、半導体ウェーへの酸化
膜をエツチングする方法が要望されている。
ィクルや弗素を付着させないで、半導体ウェーへの酸化
膜をエツチングする方法が要望されている。
従来の弗化水素によるエツチング方法について第２図に
まり説轡１する。
まり説轡１する。
第２図は従来の弗化水素によるエツチングに用いるエツ
チング装置の概略構造を示す側断面図であり、図に示す
ようにこの装置は前処理用の窒素や弗化水素等を供給す
るガス供給口１２と使用済の弗化水素を図示しない排気
装置により排気する排気口１４とを備えたチャンバ１１
内に、回転機構１６により回転されるウェーハステージ
１５を設けた装置である。
チング装置の概略構造を示す側断面図であり、図に示す
ようにこの装置は前処理用の窒素や弗化水素等を供給す
るガス供給口１２と使用済の弗化水素を図示しない排気
装置により排気する排気口１４とを備えたチャンバ１１
内に、回転機構１６により回転されるウェーハステージ
１５を設けた装置である。
ガス供給口１２に供給されるガスはストップバルブ１２
ａの開閉によりガスの供給・停止が行われ、流量はそれ
ぞれのマスフローコントローラ１２ｂにより規制されて
おり、排気口１４よりの排気量の調節によりチャンバｌ
ｌ内の室内圧を１〜２気圧に維持している。
ａの開閉によりガスの供給・停止が行われ、流量はそれ
ぞれのマスフローコントローラ１２ｂにより規制されて
おり、排気口１４よりの排気量の調節によりチャンバｌ
ｌ内の室内圧を１〜２気圧に維持している。
このウェーハステージ１５に半導体ウェーハ７を載置し
、下記の工程により半導体ウェーハ７のシリコン酸化膜
のエンチングを行っている。
、下記の工程により半導体ウェーハ７のシリコン酸化膜
のエンチングを行っている。
このような装置はシリコン酸化膜のみを除去する装置で
あり、シリサイド膜を形成する前のポリシリコン膜の表
面やコンタクトホール内のシリコン基板の表面のシリコ
ン酸化膜だけを除去する場合には適しているが、酸化や
アニールの前処理に用いると半導体ウェーハの表面に弗
素が残留して付着するので次工程の障害の原因となる。
あり、シリサイド膜を形成する前のポリシリコン膜の表
面やコンタクトホール内のシリコン基板の表面のシリコ
ン酸化膜だけを除去する場合には適しているが、酸化や
アニールの前処理に用いると半導体ウェーハの表面に弗
素が残留して付着するので次工程の障害の原因となる。
この障害の一例は、下記の工程により製造したアルミニ
ウムゲートＭＯＳダイオードのフラ・ノドバンド電圧（
以下、ＶＦＩと略称する）が中心部では−Ｑ、６ Ｖで
あるのに対し、周辺部では一〇、８ Ｖになり、ＶＦＩ
Ｉのシフトが見られる。
ウムゲートＭＯＳダイオードのフラ・ノドバンド電圧（
以下、ＶＦＩと略称する）が中心部では−Ｑ、６ Ｖで
あるのに対し、周辺部では一〇、８ Ｖになり、ＶＦＩ
Ｉのシフトが見られる。
■ベアシリコンを弗化水素の蒸気により工・ノチングす
る。
る。
■１ 、０５０℃のドライ酸素中でｉ 、 ｏｏｏ人の
酸化膜を形成する。
酸化膜を形成する。
■１ 、０５０℃の窒素中で２０分間アニールする。
■アルミニウム電極を形威し、フォトリソグラフィー技
術を用いて窓あけする。
術を用いて窓あけする。
以上説明した従来の弗化水素によるエツチング方法おい
ては、弗化水素の溶液に浸漬する方法では処理を行った
後に半導体ウェーハの表面に大量の弗素が付着して残留
するという問題点があり、弗化水素の蒸気によりエツチ
ングを行った場合には、半導体ウェーへの表面に弗素が
残留して付着するので次工程の障害の原因となるという
問題点があった。
ては、弗化水素の溶液に浸漬する方法では処理を行った
後に半導体ウェーハの表面に大量の弗素が付着して残留
するという問題点があり、弗化水素の蒸気によりエツチ
ングを行った場合には、半導体ウェーへの表面に弗素が
残留して付着するので次工程の障害の原因となるという
問題点があった。
本発明は以上のような状況から、弗化水素により半導体
ウェーへのシリコン酸化膜のエツチングを行った場合に
、半導体ウェー八に弗素が残留するのを防止することが
可能な半導体装置の製造方法の提供を目的としたもので
ある。
ウェーへのシリコン酸化膜のエツチングを行った場合に
、半導体ウェー八に弗素が残留するのを防止することが
可能な半導体装置の製造方法の提供を目的としたもので
ある。
本発明の半導体装置の製造方法は、チャンバ内に設けた
ウェーハステージに載置した半導体ウェーハのシリコン
酸化膜を弗化水素によりエツチングする工程において、
このチャンバ内に酸化性ガスを弗化水素とともに供給す
るか或いは弗化水素によりエツチングした後に酸化性ガ
スを供給してこの半導体ウェーハの表面を処理するよう
構成する。
ウェーハステージに載置した半導体ウェーハのシリコン
酸化膜を弗化水素によりエツチングする工程において、
このチャンバ内に酸化性ガスを弗化水素とともに供給す
るか或いは弗化水素によりエツチングした後に酸化性ガ
スを供給してこの半導体ウェーハの表面を処理するよう
構成する。
即ち本発明においては、半導体ウェーハをＳ！置するウ
ェーハステージを設けたチャンバ内に弗化水素と酸化１
／Ｉガスを供給するか或いは弗化水素にヨリ半導体ウェ
ーハをエツチングした後に酸化性ガスを供給するから、
弗化水素によりエツチングされた半導体ウェーハの表面
に残存して付着している弗素が酸化されて除去され、直
後に半導体ウェーハの表面に薄いシリコン酸化膜が形成
されて安定した状態になる。したがって、パーティクル
の付着も極めて少なくなり、それ以後に酸化、アニール
等の処理を行ってもデバイスの電気的特性に悪影響を及
ぼすことがなくなる。
ェーハステージを設けたチャンバ内に弗化水素と酸化１
／Ｉガスを供給するか或いは弗化水素にヨリ半導体ウェ
ーハをエツチングした後に酸化性ガスを供給するから、
弗化水素によりエツチングされた半導体ウェーハの表面
に残存して付着している弗素が酸化されて除去され、直
後に半導体ウェーハの表面に薄いシリコン酸化膜が形成
されて安定した状態になる。したがって、パーティクル
の付着も極めて少なくなり、それ以後に酸化、アニール
等の処理を行ってもデバイスの電気的特性に悪影響を及
ぼすことがなくなる。
以下第１図により本発明による一実施例の半導体装置の
製造方法について詳細に説明する。
製造方法について詳細に説明する。
第１図はこの実施例に用いるエツチング装置の概略構造
を示す側断面図であり、図に示すようにこのエツチング
装置は前処理用の窒素や弗化水素等を供給するガス供給
口２と、二酸化窒素や酸素等の酸化１／ｌガスを供給す
る酸化ガス供給口３と、使用済の弗化水素や酸化性ガス
を図示しない排気装置により排気する排気口４とを備え
たチャンバ１内に、回転機構６により回転されるウェー
ハステージ５を設けた装置である。
を示す側断面図であり、図に示すようにこのエツチング
装置は前処理用の窒素や弗化水素等を供給するガス供給
口２と、二酸化窒素や酸素等の酸化１／ｌガスを供給す
る酸化ガス供給口３と、使用済の弗化水素や酸化性ガス
を図示しない排気装置により排気する排気口４とを備え
たチャンバ１内に、回転機構６により回転されるウェー
ハステージ５を設けた装置である。
ガス供給口２に供給されるガスはストップバルブ２ａの
開閉によりガスの供給・停止が行われ、流量はそれぞれ
のマスフローコントローラ２ｂにより規制され、酸化ガ
ス供給口３に供給されるガスはストップパルプ３ａの開
閉によりガスの供給・停止が行われ、流量はマスフロー
コントローラ３ｂにより規制されており、排気口４より
の排気量の調節によりチャンバ１内の室内圧を１〜２気
圧に維持している。
開閉によりガスの供給・停止が行われ、流量はそれぞれ
のマスフローコントローラ２ｂにより規制され、酸化ガ
ス供給口３に供給されるガスはストップパルプ３ａの開
閉によりガスの供給・停止が行われ、流量はマスフロー
コントローラ３ｂにより規制されており、排気口４より
の排気量の調節によりチャンバ１内の室内圧を１〜２気
圧に維持している。
このウェーハステージ５に半導体ウェーハ７を載置し、
下記の工程により半導体ウェーハ７のシリコン酸化膜の
エツチングを行っている。
下記の工程により半導体ウェーハ７のシリコン酸化膜の
エツチングを行っている。
この弗化水素エソチング工程が従来の弗化水素エソチン
グ工程と異なる点は、Ｎ００５の二酸化窒素処理を行っ
ていることであり、この処理により半導体ウェーハ７の
表面に残留した弗素を除去することが可能となり、直後
に半導体ウェーハの表面に薄いシリコン酸化膜が形成さ
れて安定した状態になるので、このままの状態で酸化・
アニールを行っても電気的特性に悪影響を及ぼすことが
なくなる。
グ工程と異なる点は、Ｎ００５の二酸化窒素処理を行っ
ていることであり、この処理により半導体ウェーハ７の
表面に残留した弗素を除去することが可能となり、直後
に半導体ウェーハの表面に薄いシリコン酸化膜が形成さ
れて安定した状態になるので、このままの状態で酸化・
アニールを行っても電気的特性に悪影響を及ぼすことが
なくなる。
従来の技術において述べたアルミニウムデー１−Ｍ０Ｓ
ダイオードの製造工程の弗化水素の蒸気によるエツチン
グに本発明を適用し、エツチング後に二酸化窒素にて半
導体ウェーハ７の表面を酸化した後に熱酸化を行うと、
半導体ウェーハ７の周辺部における■、のシフトはなく
なり、弗素による電気的特性への悪影響をなくすことが
可能となる。
ダイオードの製造工程の弗化水素の蒸気によるエツチン
グに本発明を適用し、エツチング後に二酸化窒素にて半
導体ウェーハ７の表面を酸化した後に熱酸化を行うと、
半導体ウェーハ７の周辺部における■、のシフトはなく
なり、弗素による電気的特性への悪影響をなくすことが
可能となる。
以上の説明から明らかなように本発明によれば、極めて
簡単な工程を追加して半導体ウェーへの表面に弗素が残
留するのを防止することにより、以後の工程における障
害を防止することが可能となる利点があり、著しい信頼
性向上の効果が期待できる半導体装置の製造方法の提供
が可能となる。
簡単な工程を追加して半導体ウェーへの表面に弗素が残
留するのを防止することにより、以後の工程における障
害を防止することが可能となる利点があり、著しい信頼
性向上の効果が期待できる半導体装置の製造方法の提供
が可能となる。
第１図は本発明による一実施例に用いる弗化水素エツチ
ング装置の概略構造を示す側断面図、第２図は従来の弗
化水素エツチング装置の概略構造を示す側断面図、であ
る。 図において、 １はチャンバ、 ２はガス供給口、 ２ａはストップバルブ、 ２ｂはマスフローコントローラ、 ３は酸化ガス供給口、 ３ａはストップバルブ、 ３ｂはマスフローコントローラ、 ４は排気口、 ５はウェーハステージ、 ６は回転機構、 ７は半導体ウェーハ、 を示す。 第 図
ング装置の概略構造を示す側断面図、第２図は従来の弗
化水素エツチング装置の概略構造を示す側断面図、であ
る。 図において、 １はチャンバ、 ２はガス供給口、 ２ａはストップバルブ、 ２ｂはマスフローコントローラ、 ３は酸化ガス供給口、 ３ａはストップバルブ、 ３ｂはマスフローコントローラ、 ４は排気口、 ５はウェーハステージ、 ６は回転機構、 ７は半導体ウェーハ、 を示す。 第 図
Claims (1)
- チャンバ（１）内に設けたウェーハステージ（５）に
載置した半導体ウェーハ（７）のシリコン酸化膜を弗化
水素によりエッチングする工程において、前記チャンバ
（１）内に酸化性ガスを前記弗化水素とともに供給する
か或いは前記弗化水素によりエッチングした後に前記酸
化性ガスを供給して前記半導体ウェーハ（７）の表面を
処理することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32541489A JP2926807B2 (ja) | 1989-12-14 | 1989-12-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32541489A JP2926807B2 (ja) | 1989-12-14 | 1989-12-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03185724A true JPH03185724A (ja) | 1991-08-13 |
| JP2926807B2 JP2926807B2 (ja) | 1999-07-28 |
Family
ID=18176581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32541489A Expired - Fee Related JP2926807B2 (ja) | 1989-12-14 | 1989-12-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2926807B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669354A (ja) * | 1992-05-27 | 1994-03-11 | Nec Corp | 半導体装置の製造方法 |
| JP2022172744A (ja) * | 2021-05-07 | 2022-11-17 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
-
1989
- 1989-12-14 JP JP32541489A patent/JP2926807B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669354A (ja) * | 1992-05-27 | 1994-03-11 | Nec Corp | 半導体装置の製造方法 |
| JP2022172744A (ja) * | 2021-05-07 | 2022-11-17 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
| US12341020B2 (en) | 2021-05-07 | 2025-06-24 | Tokyo Electron Limited | Substrate processing method and substrate processing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2926807B2 (ja) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8623765B2 (en) | Processed object processing apparatus, processed object processing method, pressure control method, processed object transfer method, and transfer apparatus | |
| US4985372A (en) | Method of forming conductive layer including removal of native oxide | |
| JP3297291B2 (ja) | 半導体装置の製造方法 | |
| US6274507B1 (en) | Plasma processing apparatus and method | |
| WO2002025718A1 (fr) | Plaquette de recuit et son procede de fabrication | |
| US6534412B1 (en) | Method for removing native oxide | |
| JPH03185724A (ja) | 半導体装置の製造方法 | |
| JPH04336426A (ja) | 半導体装置の製造方法 | |
| JP3237743B2 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| JPS63303062A (ja) | 半導体集積回路の製造装置 | |
| JPH0410621A (ja) | 窒化シリコン膜のエッチング処理方法、及びその装置 | |
| JPH025521A (ja) | 半導体装置の製造方法 | |
| JPS63199434A (ja) | 絶縁膜の形成方法 | |
| JPH03163821A (ja) | 半導体装置の製造方法 | |
| JPS61176125A (ja) | シリコン熱酸化膜の形成方法 | |
| JP2880993B1 (ja) | 半導体酸化膜の形成方法 | |
| JPH11145074A (ja) | 半導体基板の製造方法 | |
| KR940000917B1 (ko) | 반도체기판의 매엽식 표면처리방식 | |
| JP2000114253A (ja) | 半導体酸化膜形成法 | |
| JPH03134153A (ja) | 酸化膜形成方法及びその装置 | |
| JPH06140411A (ja) | 半導体装置用シリコン基板 | |
| JPH05234866A (ja) | 半導体製造装置及び半導体製造方法 | |
| JP2004266066A (ja) | Ｃｖｄ装置、半導体装置及びその製造方法 | |
| JPH05335278A (ja) | 真空処理装置 | |
| JPH022130A (ja) | シリコン熱酸化膜形成方法および形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |