JPH03185770A - 光電変換素子 - Google Patents
光電変換素子Info
- Publication number
- JPH03185770A JPH03185770A JP1322739A JP32273989A JPH03185770A JP H03185770 A JPH03185770 A JP H03185770A JP 1322739 A JP1322739 A JP 1322739A JP 32273989 A JP32273989 A JP 32273989A JP H03185770 A JPH03185770 A JP H03185770A
- Authority
- JP
- Japan
- Prior art keywords
- region
- photoelectric conversion
- control electrode
- transistor
- electrode region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は光電変換素子に係り、特に半導体トランジスタ
の制御電極領域に、光照射によって生じた電荷を蓄積す
る光電変換素子に関する。
の制御電極領域に、光照射によって生じた電荷を蓄積す
る光電変換素子に関する。
［従来の技術］
近年、８ミリビデオ、ファクシミリ等の画像処理装置の
需要が増大し、かかる装置の小型化、軽量化、高解像度
化等に伴い、光電変換センサの受光領域も縮小する傾向
にある。このため電荷増幅型の光電変換センサが求めら
れており、その中の一つにバイポーラトランジスタのベ
ース領域に電荷を蓄積させ、エミッタ領域から蓄積され
た電荷に対応する信号を出力する光電変換センサがある
。
需要が増大し、かかる装置の小型化、軽量化、高解像度
化等に伴い、光電変換センサの受光領域も縮小する傾向
にある。このため電荷増幅型の光電変換センサが求めら
れており、その中の一つにバイポーラトランジスタのベ
ース領域に電荷を蓄積させ、エミッタ領域から蓄積され
た電荷に対応する信号を出力する光電変換センサがある
。
このような光電変換センサは、蓄積された電荷に対応す
る信号を転送した後に、次の信号の蓄積を行うため、ベ
ー°ス領域に蓄積された電荷を除去する必要があり、ベ
ース領域にスイッチ手段が接続されている。
る信号を転送した後に、次の信号の蓄積を行うため、ベ
ー°ス領域に蓄積された電荷を除去する必要があり、ベ
ース領域にスイッチ手段が接続されている。
第４図は、上記光電変換センサの等価回路図である。
同図に示すように、ＮＰＮ型バイポーラトランジスタＴ
ｒのベースには、パルスφ３Ｂによって制御されるＰ型
ＭＯＳｌ−ランジスタＭのソースが接続されており、こ
のＰ型ＭＯ３）ランジスタＭを介して、ベースリセット
電位（以下、電位ＶＢＢ）が印加可能となっている。電
位ＶＢＢは、ベース−エミッタが順方向になるような電
位（Ｖ８Ｅ＝ｌ。
ｒのベースには、パルスφ３Ｂによって制御されるＰ型
ＭＯＳｌ−ランジスタＭのソースが接続されており、こ
のＰ型ＭＯ３）ランジスタＭを介して、ベースリセット
電位（以下、電位ＶＢＢ）が印加可能となっている。電
位ＶＢＢは、ベース−エミッタが順方向になるような電
位（Ｖ８Ｅ＝ｌ。
Ｏ〜１．５Ｖ）で、通常１．５Ｖ以上の電位に設定され
る。ＮＰＮ型バイポーラトランジスタＴｒのコレクタに
は電圧ＶＣＣが印加される。
る。ＮＰＮ型バイポーラトランジスタＴｒのコレクタに
は電圧ＶＣＣが印加される。
第５図は従来の光電変換センサの構造を説明するための
概略的縦断面図である。
概略的縦断面図である。
同図に示すように、Ｓｉ基板１０上には、ｎ０埋め込み
層９、ＮＰＮ型バイポーラトランジスタＴｒのコレクタ
領域１となるｎ型エピタキシャル層が設けられる。この
ｎ型エピタキシャル層には、ＮＰＮ型バイポーラトラン
ジスタＴｒのベース領域２（ｐ＋半導体領域）、エミッ
タ領域３（ｎ゛半導体領域）が設けられ、またＰ型ＭＯ
３）ランジスタＭのソース領域４（ｐ３半導体領域）、
ドレイン領域５（ｐ＋半導体領域）が形成される。Ｐ型
ＭＯＳトランジスタＭのゲート電極７はｎ型エピタキシ
ャル層上に絶縁層を介して設けられる。
層９、ＮＰＮ型バイポーラトランジスタＴｒのコレクタ
領域１となるｎ型エピタキシャル層が設けられる。この
ｎ型エピタキシャル層には、ＮＰＮ型バイポーラトラン
ジスタＴｒのベース領域２（ｐ＋半導体領域）、エミッ
タ領域３（ｎ゛半導体領域）が設けられ、またＰ型ＭＯ
３）ランジスタＭのソース領域４（ｐ３半導体領域）、
ドレイン領域５（ｐ＋半導体領域）が形成される。Ｐ型
ＭＯＳトランジスタＭのゲート電極７はｎ型エピタキシ
ャル層上に絶縁層を介して設けられる。
ドレイン領域５にはＡＪ２配線８が接続され、電圧ＶＢ
Ｂが供給される。
Ｂが供給される。
照射された光ｈνはベース領域２に蓄積され、エミッタ
領域３から蓄積された電荷に対応する増幅された信号が
出力される。
領域３から蓄積された電荷に対応する増幅された信号が
出力される。
［発明が解決しようとする課題］
しかしながら、上記光電変換センサにおいては、Ｐ型Ｍ
ＯＳトランジスタＭのドレインに電圧ＶＢＢを供給する
配線経路を設ける必要があり、光電変換センサの高解像
度化への障害となっていた。
ＯＳトランジスタＭのドレインに電圧ＶＢＢを供給する
配線経路を設ける必要があり、光電変換センサの高解像
度化への障害となっていた。
第６図は、従来の光電変換センサを用いたカラーリニア
センサのＶＩＩＢ配線を示す配線図である。
センサのＶＩＩＢ配線を示す配線図である。
同図において、中央部に配置されたＧのリニアセンサの
ｖＢＢ配線は、両側から交互に各センサ要素に接続され
、Ｒ，Ｂのリニアセンサのｖ、Ｂ配線は、一方の側から
各センサ要素に接続されている。このように第４図に示
した光電変換センサを用いると、多数のＶＢＢ配線を必
要とし、光電変換センサの微細化に大きな障害となって
いた。
ｖＢＢ配線は、両側から交互に各センサ要素に接続され
、Ｒ，Ｂのリニアセンサのｖ、Ｂ配線は、一方の側から
各センサ要素に接続されている。このように第４図に示
した光電変換センサを用いると、多数のＶＢＢ配線を必
要とし、光電変換センサの微細化に大きな障害となって
いた。
［課題を解決するための手段］
本発明の光電変換素子は、半導体トランジスタの制御電
極領域に、光照射によって生じた電荷を蓄積する光電変
換素子において、 前記制御電極領域に、当該制御電極領域をリセットする
スイッチ手段を電気的に接続し、このスイッチ手段と前
記半導体トランジスタの主電極領域とを電気的に接続し
、 前記制御電極のリセット電位と前記主電極領域の電位と
を同電位としたことを特徴とする。
極領域に、光照射によって生じた電荷を蓄積する光電変
換素子において、 前記制御電極領域に、当該制御電極領域をリセットする
スイッチ手段を電気的に接続し、このスイッチ手段と前
記半導体トランジスタの主電極領域とを電気的に接続し
、 前記制御電極のリセット電位と前記主電極領域の電位と
を同電位としたことを特徴とする。
［イ乍用］
本発明は、光照射によって生じた電荷を蓄積する制御電
極領域に、当該制御電極領域をリセットするスイッチ手
段を電気的に接続し、このスイッチ手段と主電極領域と
を電気的に接続し、前記制御電極をリセットする時に、
前記スイッチ手段を導通状態とすることで、前記制御電
極の電位と前記主電極領域の電位とを同電位とし、制御
電極領域のリセットを行うものである。
極領域に、当該制御電極領域をリセットするスイッチ手
段を電気的に接続し、このスイッチ手段と主電極領域と
を電気的に接続し、前記制御電極をリセットする時に、
前記スイッチ手段を導通状態とすることで、前記制御電
極の電位と前記主電極領域の電位とを同電位とし、制御
電極領域のリセットを行うものである。
［実施例］
以下、本発明の実施例を図面を用いて詳細に説明する。
第１図は本発明の光電変換センサの等価回路図である。
同図に示すように、ＮＰＮ型バイポーラトランジスタＴ
ｒのベースにはＰ型ＭＯ３）ランジスタＭのソースが接
続されており、このＰ型ＭＯ３）ランジスタＭを介して
、ベースリセット電位が印加可能となっている。本発明
においては、Ｐ型ＭＯＳトランジスタＭのドレインはＮ
ＰＮ型バイポーラトランジス°りＴｒのコレクタと接続
されており、ベースリセット電位はＮＰＮ型バイポーラ
トランジスタＴｒのコレクタの電位Ｖ ｃｃと同一とな
る。このような構成とすることにより、Ｐ型ＭＯＳトラ
ンジスタＭのドレインに電圧ｖｌｌＢを供給する配線経
路が不要となる。
ｒのベースにはＰ型ＭＯ３）ランジスタＭのソースが接
続されており、このＰ型ＭＯ３）ランジスタＭを介して
、ベースリセット電位が印加可能となっている。本発明
においては、Ｐ型ＭＯＳトランジスタＭのドレインはＮ
ＰＮ型バイポーラトランジス°りＴｒのコレクタと接続
されており、ベースリセット電位はＮＰＮ型バイポーラ
トランジスタＴｒのコレクタの電位Ｖ ｃｃと同一とな
る。このような構成とすることにより、Ｐ型ＭＯＳトラ
ンジスタＭのドレインに電圧ｖｌｌＢを供給する配線経
路が不要となる。
第２図は本発明の光電変換センサの構造を説明するため
の概略的縦断面図である。
の概略的縦断面図である。
同図に示すように、Ｓｉ基板１０上には、ｎ＋埋め込み
層９、Ｎ Ｐ Ｎ型バイポーラトランジスタＴｒのコレ
クタ領域ｌとなるｎ型エピタキシャル層が設けられる。
層９、Ｎ Ｐ Ｎ型バイポーラトランジスタＴｒのコレ
クタ領域ｌとなるｎ型エピタキシャル層が設けられる。
このｎ型エピタキシャル層には、ＮＰＮ型バイポーラト
ランジスタＴｒのベース領域２（ｐ＋半導体領域）、エ
ミッタ領域３（ｎ＋半導体領域）が設けられ、またＰ型
ＭＯＳトランジスタＭのソース領域４（ｐ３半、導体領
域）、ドレイン領域５（ｐ゛半導体領域）が形成される
。Ｐ型ＭＯ３）ランジスタＭのゲート電極７はｎ型エピ
タキシャル層上に絶縁層を介して設けられる。照射され
た光ｈνはベース領域２に蓄積され、エミッタ領域３か
ら蓄積された電荷に対応する増幅された信号が出力され
る。
ランジスタＴｒのベース領域２（ｐ＋半導体領域）、エ
ミッタ領域３（ｎ＋半導体領域）が設けられ、またＰ型
ＭＯＳトランジスタＭのソース領域４（ｐ３半、導体領
域）、ドレイン領域５（ｐ゛半導体領域）が形成される
。Ｐ型ＭＯ３）ランジスタＭのゲート電極７はｎ型エピ
タキシャル層上に絶縁層を介して設けられる。照射され
た光ｈνはベース領域２に蓄積され、エミッタ領域３か
ら蓄積された電荷に対応する増幅された信号が出力され
る。
６はドレイン領域５と隣接して形成されたコレクタ電極
領域（ｎ＋半導体領域）であり、ドレイン領域５とコレ
クタ電極領域６とにはＡＪ２配線８が接続され、同一電
圧Ｖ ｃｃが供給される。
領域（ｎ＋半導体領域）であり、ドレイン領域５とコレ
クタ電極領域６とにはＡＪ２配線８が接続され、同一電
圧Ｖ ｃｃが供給される。
このように、本発明においては、■ＢＢ配線（Ａ℃配線
及び拡散層等）を設ける必要がな（、光電変換センサの
微細化が可能となる。
及び拡散層等）を設ける必要がな（、光電変換センサの
微細化が可能となる。
本発明は、例えばセンサ要素が配列されたカラーセンサ
に好適に用いられ、第５図に示したようにＶｌｌｌｌ配
線（へβ配線及び拡散層等）を設ける必要がなくなり、
カラーセンサの微細化が可能となる。
に好適に用いられ、第５図に示したようにＶｌｌｌｌ配
線（へβ配線及び拡散層等）を設ける必要がなくなり、
カラーセンサの微細化が可能となる。
次に、本発明を適用した画像読取装置の一例を示す。
第３図は、画像読取装置の一例の概略的構成図である。
同図において、原稿５０１は読取り部５０５に対して相
対的に矢印Ｙ方向に機械的に移動する。
対的に矢印Ｙ方向に機械的に移動する。
また、画像の読み取りは、本発明を用いたイメージセン
サ５０４によって矢印Ｘ方向に走査することで行われる
。
サ５０４によって矢印Ｘ方向に走査することで行われる
。
まず、光源５０２からの光は原稿５０１で反射し、その
反射光が結像光学系５０３を通してイメージセンサ５０
４上に像を結像する。これによって、イメージセンサ５
０４には入射光の強さに対応したキャリアが蓄積され、
光電変換されて画像信号として出力する。
反射光が結像光学系５０３を通してイメージセンサ５０
４上に像を結像する。これによって、イメージセンサ５
０４には入射光の強さに対応したキャリアが蓄積され、
光電変換されて画像信号として出力する。
この画像信号は、ＡＤ変換器５０６によりデジタル変換
され、画像処理部５０７内のメモリに画像データとして
取り込まれる。そして、シェーディング補正、色補正等
の処理が行われ、パソコン５０８又はプリンタ等へ送信
される。
され、画像処理部５０７内のメモリに画像データとして
取り込まれる。そして、シェーディング補正、色補正等
の処理が行われ、パソコン５０８又はプリンタ等へ送信
される。
こうしてＸ方向の走査の画像信号転送が終了すると、原
稿５０１がＹ方向へ相対的に移動し、以下同様の動作を
繰り返すことで、原稿５０１の前画像を電気信号に変換
し画像情報として取り出すことができる。
稿５０１がＹ方向へ相対的に移動し、以下同様の動作を
繰り返すことで、原稿５０１の前画像を電気信号に変換
し画像情報として取り出すことができる。
［発明の効果］
以上詳細に説明したように、本発明の光電変換素子によ
れば、制御電極領域をリセットするための配線が不要と
なるため、より微細なセンサの設計が可能になる。また
光電変換素子を形成する半導体チップのサイズを小さく
することができ、コストダウンを図ることができる。
れば、制御電極領域をリセットするための配線が不要と
なるため、より微細なセンサの設計が可能になる。また
光電変換素子を形成する半導体チップのサイズを小さく
することができ、コストダウンを図ることができる。
第１図は本発明の光電変換センサの等価回路図である。
第２図は本発明の光電変換センサの構造を説明するため
の概略的縦断面図である。 第３図は、画像読取装置の一例の概略的構成図である。 第４図は、従来の光電変換センサの等価回路図である。 第５図は従来の光電変換センサの構造を説明するための
概略的縦断面図である。 第６図は、従来の光電変換センサを用いたカラーリニア
センサのＶｓｓ配線を示す配線図である。 １：コレクタ領域、２：ベース領域、３：エミッタ領域
、４：ソース領域、５ニドレイン領域、６：コレクタ電
極領域、７：ゲート電極、８：ＡＩ！、配線、９；ｎ＋
埋め込み層、１０：Ｓｉ基板。
の概略的縦断面図である。 第３図は、画像読取装置の一例の概略的構成図である。 第４図は、従来の光電変換センサの等価回路図である。 第５図は従来の光電変換センサの構造を説明するための
概略的縦断面図である。 第６図は、従来の光電変換センサを用いたカラーリニア
センサのＶｓｓ配線を示す配線図である。 １：コレクタ領域、２：ベース領域、３：エミッタ領域
、４：ソース領域、５ニドレイン領域、６：コレクタ電
極領域、７：ゲート電極、８：ＡＩ！、配線、９；ｎ＋
埋め込み層、１０：Ｓｉ基板。
Claims (2)
- （１）半導体トランジスタの制御電極領域に、光照射に
よって生じた電荷を蓄積する光電変換素子において、 前記制御電極領域に、当該制御電極領域をリセットする
スイッチ手段を電気的に接続し、このスイッチ手段と前
記半導体トランジシタの主電極領域とを電気的に接続し
、 前記制御電極のリセット電位と前記主電極領域の電位と
を同電位とした光電変換素子。 - （２）前記半導体トランジスタをバイポーラトランジス
タとし、前記スイッチ手段を絶縁ゲート形電界効果トラ
ンジスタとした請求項１記載の光電変換素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1322739A JPH03185770A (ja) | 1989-12-14 | 1989-12-14 | 光電変換素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1322739A JPH03185770A (ja) | 1989-12-14 | 1989-12-14 | 光電変換素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03185770A true JPH03185770A (ja) | 1991-08-13 |
Family
ID=18147092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1322739A Pending JPH03185770A (ja) | 1989-12-14 | 1989-12-14 | 光電変換素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03185770A (ja) |
-
1989
- 1989-12-14 JP JP1322739A patent/JPH03185770A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0862219B1 (en) | Active pixel sensor in which adjacent pixels share an integrated electrical element | |
| US4117514A (en) | Solid state imaging device | |
| US20060044434A1 (en) | Image pickup apparatus and image pickup system | |
| EP2271075A2 (en) | Photoelectric conversion element driven by a current mirror circuit | |
| JP3320335B2 (ja) | 光電変換装置及び密着型イメージセンサ | |
| JPH09190962A (ja) | 半導体装置、レチクル、および投影露光方法 | |
| JP2002237614A (ja) | 光電変換装置及びその駆動方法並びに情報処理装置 | |
| JPH077677A (ja) | 光電変換装置 | |
| US20020008217A1 (en) | Solid imaging device and method for manufacturing the same | |
| JPH0562869B2 (ja) | ||
| JP3284816B2 (ja) | 固体撮像装置 | |
| JPH07226495A (ja) | 減少されたフォトダイオード間のクロストークを有するｃｃｄ画像センサー | |
| JPH03185770A (ja) | 光電変換素子 | |
| JPH07106553A (ja) | 固体撮像素子 | |
| JPH0923383A (ja) | 多出力ｃｃｄ型電荷転送読み取りレジスタ | |
| JPH06244397A (ja) | 固体撮像素子 | |
| JPH08162624A (ja) | 固体撮像装置 | |
| JPH0211193B2 (ja) | ||
| JPH04239171A (ja) | 半導体装置 | |
| JPH0542828B2 (ja) | ||
| JP3673651B2 (ja) | カレントミラー回路と光電変換装置 | |
| JPS595787A (ja) | 最小フイ−ルド領域ｃｃｄ影像装置 | |
| JP2003324191A (ja) | 光電変換装置及び撮像装置 | |
| JP2510149B2 (ja) | 固体撮像装置 | |
| JP2614123B2 (ja) | 固体撮像装置 |