JPH03185874A - 薄膜半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は薄膜半導体装置の製造方法に関する。

［従来の技術］ 近年、大型で高解像度のアクティブマトリクス液晶表示
パネル、高速で高解像度の密着型イメージセンサ、３次
元ＩＣ等への実現に向けて、ガラス、石英等の絶縁性非
晶質基板や、５ｉ０２等の絶縁性非晶質層上に、高性能
な半導体素子を形成する試みがなされている。特に、大
型の液晶表示パネル等に於いては、低コストの要求を満
たすために、安価な低融点ガラス基板上に薄膜トランジ
スタ（ＴＰＴ）を形成することが必須の要求になりつつ
ある。従来は、低融点ガラス上に形成するＴＰＴの活性
層に、例えば　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ　Ｖｏｌ、６５（１０）　ｐ、３９５１
（１９８９）等にみられるように、非晶質５ｉ（ａ−３
ｉ）を用いたもの、５ｏｌｉｄ　５ｔａｔｅ　Ｅｌｅｃ
ｔｒｏｎｉｃｓ　’１１０１．３２　（５）　ｐ、３９
１　（１９８９）、ＩＥＥＥ　Ｅｌｅｃｔｒｏｎ　Ｄｅ
ｖｉｃｅ　Ｌｅｔｔｅｒｓ　Ｖｏｌ、１０　（３）ｐ、
１２３　（１９８９）、ＩＥＥＥ　Ｔｒａｎｓａｃｔｉ
ｏｎｓ　ｏｎ　Ｅｌｅｃ−ｔｒｏｎ　Ｄｅｖｉｃｅｓ、
　Ｖｏｌ、３６　（３）　ｐ、　５２９　（１９Ｂ９）
等にみられるように、多結晶Ｓｉ　（ｐｏｌｙ−３ｉ）
を用いたものがある。

［発明が解決しようとする課題］ しかし、ＴＰＴの活性層をａ−３ｉで作製すると、ａ−
３ｉ中の電界効果移動度が小さいため、最近開発が盛ん
になってきた高品位ＴＶ　（ＨＤＴ■）への応用を考え
るときわめて不十分な性能であった。この点を解決する
ため、ＴＰＴの活性層をａ−３ｉではなく減圧化学気相
成長法（ＬＰＧＶＤ）で成膜した多結晶Ｓｉや、ａ−３
ｉをアニールして固相成長させることにより大粒径化し
たｐｏｌｙ−Ｓｉで作製し、ＴＦＴの高性能化をはかる
試みがある。固相成長の方法は、従来から６００°Ｃ程
度の温度で非晶質半導体薄膜をアニールして結晶成長さ
せる方法が一般的であった。しかし、６００℃程度の温
度で長時間アニールしても結晶粒界に非晶質成分が残存
し、良好な結晶質薄膜が得られないとい′う問題点があ
った。このため従来はこの非晶質成分を完全に結晶質に
変えるため、１０００℃以上の温度で３０　ｍ　ｉ　ｎ
、　　程度再びアニールを施していた。ところがこの様
なアニール方法を採用すると、できあがった結晶粒界中
にトラップ準位が多数存在し、粒界バリアハイドが高く
、結晶中のキャリアの電界効果易動度が小さくなりＴＰ
Ｔの性能が上がらない。そこで結晶粒界中のトラップ準
位を終端化する目的でＴＰＴをＨ２プラズマ中に浸して
ＴＰＴの高性能化衣する試みもあった。しかし、Ｈ２プ
ラズマを絶縁基板上のＴＰＴに施すとチャージアップが
起こりＴＰＴが破壊されてしまうという問題が頻繁に起
こる。

また、長時間の高温アニールが必要になるので、低コス
トの低融点ガラス基板を使えない等の問題点があった。

本発明は以上の問題点を解決するもので、その目的は高
品質の結晶質半導体薄膜を絶縁基板上に形成し、ＴＰＴ
を作製することにより従来必要だったＨ２プラズマプロ
セスのような不安定なプロセスを必要としないＴＰＴの
製造方法を提供することにある。

［課題を解決するための手段］ 本発明の薄膜半導体装置の製造方法は、絶縁性非晶質基
板上に非晶質半導体を堆積させる工程と、該非晶質半導
体を５００〜７００℃の温度で５分間〜９０時間アニー
ルする第１のアニール工程と、第１のアニール工程後、
１０℃／秒以上の昇温速度で９００　℃以上の所定の温
度まで昇温させ、前記所定の温度で１秒間以上アニール
する第２のアニール工程とを少なくとも含むことを特徴
とする。

［実施例］ 以下、第１図をもとに固相成長アニールの方法を説明す
る。まず石英基板あるいはガラス基板等の絶縁基板１０
１上に非晶質半導体１０２を成膜する。本実施例では非
晶質半導体の例に非晶質シリコンを用いて説明するが、
非晶質Ｇｅ、非晶質Ｓ　ｉＧｅでも同様に適用できる。

尚基板にはＳｉＯ２で覆われたＳｉ基板を用いることも
ある。石英基板あるいはＳ　ｉ　Ｏ２で覆われたＳｉ基
板を用いる場合は１２００℃の高温プロセスにも耐える
ことができるが、ガラス基板を用いる場合は軟化温度が
低いために約６００７Ｃ以下の低温プロセスに制限され
る。はじめに絶縁基板１０１上に非晶質シリコン薄膜１
０２を堆積させる（第１図　（ａ））。該非晶質シリコ
ン薄膜１０２は一様で、微小な結晶子は含まれておらず
結晶成長の核が全く存在しないことが望ましい。減圧化
学気相成長法（ＬＰＧＶＤ）の場合は、デボ温度がなる
べく低く、デボ速度が早い条件が適している。ＬＰＧＶ
Ｄでシランガス（ＳｉＨ４）を用いる場合は５００℃〜
５６０℃程度、ジシランガス（Ｓｉ２Ｈｅ）を用いる場
合は３００°Ｃ〜５００℃程度のデボ温度で分解堆積が
可能である。トリシランガス（ＳｉｓＨｓ）は分解温度
が更に低くなる。デボ温度を高くすると堆積した膜が多
結晶になるので、Ｓｉイオン注入によって一旦非晶質化
する方法もある。プラズマ化学気相成長法（ＰＣＶＤ）
の場合は、基板温度が５００°Ｃ以下でも成膜できる。

本実施例ではＰＣＶＤ法を用い、成膜ガスにはＳｉＨ４
１０％、Ｈ２９０％の混合ガスを用いた。基板温度は１
５０〜２４０℃で、特に１８０℃が望ましい。混合ガス
の内圧は０．８Ｔｏｒｒ、ｒｆ　　パワー＝６３ｍＷ／
ｃｍ２、ｒｆ周波数＝１３．５６ＭＨｚを用いた。

ＰＣＶＤではデボ直前に水素プラズマあるいはアルゴン
プラズマ処理を行えば、基板表面の清浄化と成膜を連続
的に行うことができる点が有利である。光励起ＣＶＤ法
の場合も５００℃以下の低温デボ及び基板表面の清浄化
と成膜を連続的に行うことができる点で効果的である。

電子ビーム蒸着法などのような高真空蒸着法の場合は膜
がポーラスであるために大気中の酸素を膜中に取り込み
易く、結晶成長の妨げとなる。このことを防ぐために、
同相成長アニール前に３００℃〜５００℃程度の低温熱
処理を行い膜を緻密化させることが有効である。スパッ
タ法の場合も高真空蒸着法の場合と同様である。

以上のようにして作製したｐｏｌｙ−３ｉ薄膜において
、薄膜を固相成長させるアニール工程を行う。固相成長
方法は、石英管による炉アニールが便利である。アニー
ル雰囲気としては、窒素ガス、水素ガス、アルゴンガス
、ヘリウムガスなどを用いる。１×１０−ａからｌＸｌ
０−’θＴｏｒｒの高真空雰囲気でアニールを行っても
よい。同相成長アニール温度は、およそ５００　℃〜７
００°Ｃとし、６００℃程度で５〜２０時間程のアニー
ルが望ましい。低温アニールでは選択的に、結晶成長の
活性化エネルギーの小さな結晶方位を持つ結晶粒のみが
ゆっくりと成長し、粒径約１μｍの大粒径多結晶シリコ
ン１０３ができる（第１図　（ｂ））。この様にして作
製したｐｏｌｙ−３ｉ薄膜の結晶粒界には、微視的には
非晶質領域１０４が残っている。第１図　（ｂ）では、
この非晶質領域１０４を誇張して描いである。この粒界
での非晶質領域１０４は固相成長アニール時間を長くし
ても完全には結晶質に転移させることはできない。

このため従来はこの段階、或はＴＰＴ作製時に於けるゲ
ート酸化膜の作製工程で１０００°Ｃの高温処理を行う
ことにより、非晶質領域１０４を結晶質に転移させる工
程が必要だった。ところがこの様なアニール方法を採用
すると、できあがった結晶粒界中にトラップ準位密度が
１．２ｘｌＯ１２ｃｍ−２程度あり、結晶中のキャリア
の電界効果易動度がｎチャネルの場合最大でも５０ｃｍ
２／Ｖ−ｓ以上にはならなかった。そこでＨ２プラズマ
法、水素イオン注入法、或はプラズマ窒化膜からの水素
の拡散法等の方法で水素イオンを導入し、結晶粒界等に
あるダングリングボンド・欠陥準位を終端化し、ＴＰＴ
の高性能化を図る試みもある。しかし、電離プラズマ、
イオン等をを絶縁基板上のＴＰＴに晒すとチャージアッ
プが起こりＴＰＴが破壊されてしまうという問題が頻繁
に起こる。また、ゲート電極をｎ型ｐｏｌｙ−３ｉで作
成すると、水素化したノンドープｐｏｌｙ−３ｉがｎ型
寄りの性質を示すため、ＴＰＴのしきい電圧Ｖいが、特
にｎチャネルＴＰＴの場合で一１ｖ程度にシフトすると
いう問題点があった。この特性シフトの問題は、ｎチャ
ネルＴＰＴではＯＦＦ電流の増大となって現れる。この
問題を解決するため従来は、ＴＰＴのチャネルｐｏｌｙ
−３ｉに微量のホウ素をドーピングする、いわゆるチャ
ネルドーピング法でｐｏｌｙ−３ｉをｐ型寄りにする方
法が取られていた。しかし、チャネルドーピングをイオ
ン打ち込み法で行う場合はドーピング量の制御が難しく
、工程も１工程分増加し複雑化するという問題点があっ
た。

そこで本実施例では、第１図　（ｂ）の段階、即ち固相
成長後の工程で、ラビッドサーマルアニーリング（ＲＴ
Ａ）をｐｏｌｙ−３ｉｌ膜に施した。即ち、第３図の曲
線に示すような温度変化をｐｏｌｙ−ｓｉ薄膜に与えた
。昇温速度は５〜ｂ以下であれば良く、昇温時のアニー
ル時間は１ｓｅｃ、　　以上であれば良いが、第３図に
示す曲線の様な温度サイクルを与えることが望ましい、
　　ＲＴＡ後、非晶質領域１０４は完全に結晶質に転移
し、新たな結晶粒界１０５ができる（第１図　（Ｃ））
。この様な方法で作製したｐｏｌｙ−３ｉ薄膜は結晶粒
界におけるトラップ密度が６．２Ｘ１０’ＩＣｍ−２低
く、粒界バリアハイドが小さく、なおかつ平均結晶粒径
が１μｍ以上の大粒径ｐ　ｏ　１　ｙ　−３ｉ薄膜であ
るという特徴を持つ。この様にして作製したＴＰＴはｎ
チャネルの場合電界効果移動度が１５０ｃｍ２７Ｖ−ｓ
までになる。このためこのｐｏｌｙ−３ｉを用いてＴＰ
Ｔを作製すれば従来必要だったＨ２プラズマプロセス等
の水素化プロセスが必要でなくなる。それに伴ってｎチ
ャネルＴＰＴのチャネルドーピングも省略できるという
大きな利点が生まれる。

本発明を用いて作製した大粒径多結晶シリコン薄膜を、
薄膜トランジスターに応用した例を第２図にしたがって
説明する。固相成長させて得られた大粒径多結晶シリコ
ン薄膜基板を第２図（ａ）に示す。　　２０１は絶縁基
板である。２０２は固相成長により形成された大粒径多
結晶シリコン薄膜である。２０３は結晶粒界をしめす。

次に前記シリコン薄膜をフォトリソグラフィ法によりパ
タニングして第２図（ｂ）に示すように島状にし、チャ
ネル領域を作製する。次に第２図（ｃ）に示されてい・
るように、ゲート絶縁膜２０４を形成する。該ゲート絶
縁膜の形成方法としてはＬＰＣＶＤ法、あるいは光励起
ＣＶＤ法、あるいはプラズマＣＶＤ法、ＥＣＲプラズマ
ＣＶＤ法、あるいは高真空蒸着法、あるいはプラズマ酸
化法、あるいは高圧酸化法などのような５００°Ｃ以下
の低温方法がある。該低温方法で成膜されたゲート絶縁
膜は、熱処理することによってより緻密で界面準位の少
ない優れた膜となる。非晶質絶縁基板２０１として石英
基板を用いる場合は、熱酸化法によることができる。該
熱酸化法にはｄｒｙ酸化法とＷｅｔ酸化法とがあるが、
酸化温度は１０００℃以上と高いが膜質が優れているこ
とからｄｒｙ酸化法の方が適している。

次に第２図（ｄ）に示されるように、ゲート電極２０５
を形成する。該ゲート電極材料としてはｐｏｌｙ−３ｉ
、あるいはモリブデンシリサイド、あるいはアルミニュ
ウムやクロムなどのような金属膜、あるいはＩＴＯや５
ｎ０２などのような透明性導電膜などを用いることがで
きる。成膜方法としては、ＣＶＤ法、スパッタ法、真空
蒸着法、等の方法があるが、ここでの詳しい説明は省略
する。ｐｏｌｙ−３ｉをゲート電極に用いる場合には、
本発明がそのまま適用できる。即ち、ドープト非晶質半
導体薄膜を固相成長させて大粒径ｐ。

１ｙ−３ｉ薄膜を作製後、ＲＴＡを施すことにより、ゲ
ート電極の高品質化と低抵抗化を図ることができる。

続いて第２図（ｅ）に示すように、前記ゲート電極２０
５をマスクとして不純物をイオン注入し、自己整合的に
ソース領域２０６およびドレイン領域２０７を形成する
。前記不純物としては、Ｎｃｈトランジスタを作製する
場合はＰ′″あるいはＡＳ゛を用い、Ｐｃｈ）ランジス
タを作製する場合はＢｏ等を用いる。不純物添加方法と
しては、イオン注入法の他に、レーザードーピング法あ
るいはプラズマドーピング法などの方法がある。２０８
で示される矢印は不純物のイオンビームを表している。

前記非晶質絶縁基板２０１として石英基板を用いた場合
にはドーピングに熱拡散法を使うことができる。不純物
潰度は、１×１０１５から１Ｘ　１０”Ｃｍ−’程度と
する。

続いて第２図（ｆ）に示されるように、層間絶縁膜２０
９を積層する。該層間絶縁膜材料としては、酸化膜ある
いは窒化膜などを用いる。絶縁性が良好ならば膜厚はい
くらでもよいが、数千人から数μｍ程度が普通である。

窒化膜の形成方法としては、ＬＰＣＶＤ法あるいはプラ
ズマＣＶＤ法などが簡単である。反応には、アンモニア
ガス（ＮＨ３）とシランガスと窒素ガスとの混合ガス、
あるいはシランガスと窒素ガスとの混合ガスなどを用い
る。

次に第２図（ｇ）に示すように、前記層間絶縁膜及びゲ
ート絶縁膜にコンタクトホールを形成し、コンタクト電
極を形成しソース電極２１０およびドレイン電極２１１
とする。該ソース電極及びドレイン電極は、アルミニウ
ムなどの金属材料で形成し、ＴＰＴの完成となる。

［発明の効果］ 本発明によって得られた大粒径多結晶シリコン薄膜を用
いて薄膜トランジスタを作成すると、優れた特性が得ら
れる。従来に比べて、薄膜トランジスタのＯＮ電流は増
大しＯＦＦ電流は小さくなる。またスレッシホルト電圧
も小さくなりトランジスタ特性が大きく改善する。

′非晶質絶縁基板上に優れた特性の薄膜トランジスタを
作製することが可能となるので、ドライバー回路を同一
基板上に集積したアクティブマトリクス基板に応用した
場合にも十分な高速動作が実現する。さらに、電源電圧
の低減、消費電流の低減、信頼性の向上に対して大きな
効果がある。また、６００°Ｃ以下の低温プロセスによ
る作製も可能なので、アクティブマトリクス基板の低価
格化及び大面積化に対してもその効果は大きい。

本発明を、光電変換素子とその走査回路を同一チップ内
に集積した密着型イメージセンサ−に応用した場合には
、読み取り速度の高速化、高解像度化、さらに階調をと
る場合に非常に大きな効果をうみだす。高解像度化が達
成されるとカラー読み取り用密着型イメージセンサ−へ
の応用も容易となる。もちろん電源電圧の低減、消費電
流の低減、信頼性の向上に対してもその効果は大きい。

また低温プロセスによって作製することができるので、
密着型イメージセンサ−チップの長尺化が可能となり、
−本のチップでＡ４サイズあるいはＡ３サイズの様な大
型ファクシミリ用の読み取り装置を実現できる。従って
、センサーチップの二本継ぎのような工数がかかり信頼
性の悪い技術を回避することができ、実装歩留りも向上
する。

石英基板やガラス基板だけではなく、サファイア基板（
Ａ１２０３）あるいはＭｇＯ・Ａ１２Ｃｈ。

Ｂ　Ｐ、　　Ｃａ　Ｆ　２等の結晶性絶縁基板も用いる
ことができる。

以上薄膜トランジスタを例として説明したが、バイポー
ラトランジスタあるいはへテロ接合バイポーラトランジ
スタなど薄膜を利用した素子に対しても、本発明を応用
することができる。また、三次元デバイスのようなＳＯ
Ｉ技術を利用した素子に対しても、本発明を応用するこ
とができる。

【図面の簡単な説明】

第１図は本発明の固相成長アニールの工程図。 第２図は本発明の薄膜半導体装置の製造方法を薄膜トラ
ンジスタに応用した製造工程図。 第３図はＲＴＡ工程の温度サイクルの１例を示す図。 １０１．２０１・・・・・・・・・絶縁基板１０２・・
・・・・・・・非晶質半導体１０３．２０２・・・・・
・・・・大粒径多結晶シリコン１０４・・・・・・・・
・非晶質領域 Ｏ５，２０３・・・・・・・・・結晶粒界０４・・・・
・・・・・ゲート絶縁膜 ０５・・・・・・・・・ゲート電極 ０６・・・・・・・・・ソース領域 ０７・・・・・・・・・ドレイン領域 ０８・・・・・・・・・イオンビーム ０９・・・・・・・・・層間絶縁膜 １０・・・・・・・・・ソース電極 １１・・・・・・・・・ドレイン電極 以上

Claims (1)

【特許請求の範囲】
1. 　絶縁性非晶質基板上に非晶質半導体を堆積させる工程
   と、該非晶質半導体を５００〜７００℃の温度で５分間
   〜９０時間アニールする第１のアニール工程と、第１の
   アニール工程後、１０℃／秒以上の昇温速度で９００℃
   以上の所定の温度まで昇温させ、前記所定の温度で１秒
   間以上アニールする第２のアニール工程とを少なくとも
   含むことを特徴とする薄膜半導体装置の製造方法。