JPH0318683U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案の第１実施例の集積回路の回路
図、第２図は第１実施例の集積回路の動作波形図
、第３図は本考案の第２実施例の集積回路の回路
図、第４図、第５図は本考案の第１実施例の集積
回路の第３、第４の応用例の回路図である。第６
図は従来の集積回路の回路図である。 ＩＣ１，ＩＣ２……集積回路、１〜４……外部
導出端子、Ｑ……直列制御用素子（ＰＮＰトラン
ジスタ）、Ｑ１……ヒステリシス付加用トランジ
スタ、ＯＰ……差動増幅器、ＶＲ……内部基準電
圧源、ＲＸ，ＲＹ，Ｒ１，Ｒ２……抵抗、Ｄ……
転流用ダイオード、Ｌ……積分用インダクタンス
、Ｃ１……出力平滑用コンデンサ、Ｖｉ……入力
電源、ＶＣ……制御信号、Ｚ……負荷、Ｘ……定
電圧出力端子（チヨツパ型電源）。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 直列制御用素子を入力、出力端子間に有し
   、且つ基準電圧源と、基準電圧と出力電圧を比較
   、増幅する差動増幅器を有し、差動増幅器の出力
   で前記直列制御用素子をオン、オフ制御して出力
   電圧を制御する集積回路において、 前記差動増幅器の逆相入力端とＧＮＤ間に基準
   電圧源を接続し、正相入力端を直接導出する端子
   を設け、且つ正相入力端に抵抗を接続し、この抵
   抗の他端をヒステリシス付加用トランジスタを介
   してＧＮＤに接ぎ、このヒステリシス付加用トラ
   ンジスタの制御電極を抵抗を介して前記出力端子
   に接続したことを特徴とする集積回路。 (2) 前記差動増幅器の正相入力端を、抵抗を介
   して外部端子に接続するとともに他の抵抗を介し
   てＧＮＤ端子に接続したことを特徴とする請求項
   １記載の集積回路。