JPH031868B2 - - Google Patents

Info

Publication number
JPH031868B2
JPH031868B2 JP58085316A JP8531683A JPH031868B2 JP H031868 B2 JPH031868 B2 JP H031868B2 JP 58085316 A JP58085316 A JP 58085316A JP 8531683 A JP8531683 A JP 8531683A JP H031868 B2 JPH031868 B2 JP H031868B2
Authority
JP
Japan
Prior art keywords
run
length
bits
code
length code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58085316A
Other languages
Japanese (ja)
Other versions
JPS59224977A (en
Inventor
Kozo Ishikawa
Hideki Murata
Naoto Nakagawa
Mikita Matsuo
Shigeru Kasahara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58085316A priority Critical patent/JPS59224977A/en
Publication of JPS59224977A publication Critical patent/JPS59224977A/en
Publication of JPH031868B2 publication Critical patent/JPH031868B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は計算機システムに於いて処理された図
面や文章等のイメージデータをランレングス符号
化方式により符号化して伝送し、デイスプレイ等
に表示する場合の符号変換方式に係り、特に該ラ
ンレングス符号を高速にランレングスに変換する
ランレングス符号変換方式に関する。
[Detailed Description of the Invention] (a) Technical Field of the Invention The present invention encodes image data such as drawings and text processed in a computer system using a run-length encoding method, transmits the encoded data, and displays the encoded data on a display or the like. The present invention relates to a code conversion method in which a run-length code is converted into a run-length code at high speed, and particularly to a run-length code conversion method for converting a run-length code into a run-length code at high speed.

(b) 技術の背景 最近デイスプレイ装置等に計算機システムで処
理された図面や文章等のイメージデータを電話回
線等を用いて伝送し表示し得るようにすることが
多く、この場合フアクシミリ装置に用いられるラ
ンレングス符号によりイメージデータが送信され
てくる。通常デスプレイに該イメージデータを表
示する時は図面や文章の索引を行う為短時間で表
示する必要があり、ランレングス符号をランレン
グスに変換する処理を高速に実施出来る符号変換
方式が求められている。
(b) Technical background Recently, image data such as drawings and texts processed by computer systems are often transmitted and displayed on display devices using telephone lines, etc. In this case, facsimile devices are used. Image data is transmitted using run-length codes. Normally, when displaying the image data on a display, it is necessary to display it in a short time because the drawings and text are indexed, so a code conversion method that can perform the process of converting run-length codes into run-lengths at high speed is required. There is.

(c) 発明の目的 本発明の目的は上記要望に基づき、ランレング
ス符号を高速にランレングスに変換するランレン
グス符号変換方式を提供することにある。
(c) Object of the Invention Based on the above-mentioned needs, an object of the present invention is to provide a run-length code conversion method for converting a run-length code into a run-length code at high speed.

(d) 発明の構成 本発明の構成は13ビツト単位で入力されるアド
レスに対応して、白又は黒ランレングスとランレ
ングス符号を構成するビツトの数が読出されるよ
うに構成された記憶手段と、入力されたランレン
グス符号が入力された順に順次シフトされ、シフ
トの度に上位13ビツトを前記記憶手段に対するア
ドレスとして送出するシフトレジスタと、前記記
憶手段から読出されたランレングス符号を構成す
るビツトの数だけ、前記シフトレジスタを順にシ
フトするように制御する制御手段とを備えたもの
である。
(d) Structure of the Invention The structure of the present invention is a storage means configured such that the number of bits constituting a white or black run length and a run length code is read out in response to an address input in units of 13 bits. and a shift register which sequentially shifts the input run length codes in the order in which they were input and sends out the upper 13 bits as an address to the storage means each time the input run length codes are input, and the run length code read from the storage means. and control means for controlling the shift register to shift sequentially by the number of bits.

(e) 発明の実施例 ランレングス符号はCCITTの勧告に従つてフ
アクシミリ伝送上用いられる符号であり、1ライ
ンのデータは可変長符号の連続から成る。各符号
は白又は黒のランレングスを表し、白ランレング
ス符号と黒ランレングス符号とは交互に生ずる。
総てのデータラインは白ランレングスの符号で始
まり、もし実際の走査線が黒で始まるならば、長
さ0の白ランレングス符号が送られる。又ランレ
ングス符号は最小が2ビツトで最大は13ビツトで
構成される。このランレングス符号は連続した符
号列で伝送される為、白ランレングス符号と黒ラ
ンレングス符号との境界がわかるように符号構成
が考案されている。
(e) Embodiments of the Invention A run-length code is a code used in facsimile transmission according to the recommendations of CCITT, and one line of data consists of a series of variable-length codes. Each code represents a white or black run length, with white run length codes and black run length codes occurring alternately.
Every data line begins with a white run length code, and if the actual scan line begins with black, a zero length white run length code is sent. Also, the run length code consists of a minimum of 2 bits and a maximum of 13 bits. Since this run-length code is transmitted as a continuous code string, the code structure is devised so that the boundary between the white run-length code and the black run-length code can be recognized.

本発明は上記の如く白ランレングス符号から必
ず送信されてくることと、最大13ビツト構成であ
ることから、アドレスを13ビツトとしたコード変
換メモリに白ランレングスと黒ランレングスとの
各符号の組合せを求めた表を記憶させ、且つ該表
に基づき各ランレングスと符号のビツト数を対応
して記憶させてある。このコード変換メモリを索
引することで高速にランレングス符号をランレン
グスに変換するものである。
In the present invention, since the white run length code is always transmitted as described above and the code has a maximum of 13 bits, each code of the white run length and black run length is stored in a code conversion memory whose address is 13 bits. A table in which the combinations are determined is stored, and based on the table, each run length and the number of bits of the code are stored in correspondence. By indexing this code conversion memory, run-length codes can be converted into run-lengths at high speed.

図は本発明の一実施例を示す回路のブロツク図
である。端子Aよりランレングス符号が入り、シ
フト制御部2の制御によりシフトレジスタ1に8
ビツト宛に区切られ同時に書込まれる。シフト制
御部2はシフトレジスタ1を8回シフトするデー
タ要求を端子Cより送出し、端子Aより次のデー
タ8ビツトを取込みシフトレジスタ1に書き込
む。シフトレジスタ1は16ビツトの容量を持ち、
16ビツトのランレングス符号が書込まれると、シ
フト制御部2の制御によりコード変換メモリ3に
先頭ビツトより13ビツトのランレングス符号を送
出する。シフトレジスタ1よりコード変換メモリ
3に送出されたランレングス符号はコード変換メ
モリ3に於いて照合される。そしてまず、1ペー
ジの最初のラインにはEOLがあり、続いて白ラ
ンレングス符号が続き、次に黒ランレングス符号
が続くため、13ビツトでEOLがコード変換メモ
リ3からD端子に読出されると共に、13ビツトが
シフト制御部2に送出され、シフト制御部2はシ
フトレジスタ1を13ビツトシフトさせる。従つ
て、次にシフトレジスタ1から送出される13ビツ
トには、白ランレングスを指定するランレングス
符号が先頭ビツトより並んでおり、この13ビツト
がコード変換メモリ3に送出される。ここで先頭
ビツトより複数のビツトが一致することが照合さ
れて、1ラインの先頭で白のランレングス符号が
検出されると該符号に対応するランレングスが端
子Dより送出され、その時のランレングス符号の
ビツト数がシフト制御部2に送出される。シフト
制御部2は端子Bよりデータ有効信号を送出し、
同時に該ビツト数だけシフトレジスタ1をシフト
する。従つてシフトレジスタ1は次のランレング
ス符号の先頭ビツトからコード変換メモリ3にラ
ンレングス符号を送出させることが可能となり、
今度は黒のランレングス符号が検出される。上記
動作を繰り返すことにより高速にランレングス符
号をランレングスに変換することが出来る。
The figure is a block diagram of a circuit showing one embodiment of the present invention. A run length code is input from terminal A, and 8 is input to shift register 1 under the control of shift control unit 2.
They are divided into bits and written simultaneously. The shift control unit 2 sends a data request to shift the shift register 1 eight times from the terminal C, takes in the next 8 bits of data from the terminal A, and writes it into the shift register 1. Shift register 1 has a capacity of 16 bits,
When a 16-bit run-length code is written, a 13-bit run-length code is sent to the code conversion memory 3 from the first bit under the control of the shift control section 2. The run-length code sent from the shift register 1 to the code conversion memory 3 is checked in the code conversion memory 3. First, the first line of one page has EOL, followed by a white run length code, and then a black run length code, so EOL is read out from code conversion memory 3 to the D terminal in 13 bits. At the same time, 13 bits are sent to the shift control section 2, and the shift control section 2 shifts the shift register 1 by 13 bits. Therefore, the next 13 bits sent out from the shift register 1 include run length codes specifying the white run length, starting from the first bit, and these 13 bits are sent to the code conversion memory 3. Here, it is verified that a plurality of bits match from the first bit, and when a white run length code is detected at the beginning of one line, the run length corresponding to the code is sent from terminal D, and the run length at that time is The number of bits of the code is sent to the shift control section 2. The shift control unit 2 sends a data valid signal from terminal B,
At the same time, shift register 1 is shifted by the corresponding number of bits. Therefore, the shift register 1 can send the run-length code to the code conversion memory 3 from the first bit of the next run-length code.
This time a black run-length code is detected. By repeating the above operations, run-length codes can be converted into run-lengths at high speed.

(f) 発明の効果 以上説明した如く、本発明は高速にランレング
ス符号をランレングスに変換することが出来る
為、計算機システムで処理されたイメージデータ
を高速にデイスプレイ等に表示させることが可能
となるので、その効果は大なるものがある。
(f) Effects of the Invention As explained above, the present invention is capable of converting a run-length code into a run-length at high speed, so that image data processed by a computer system can be displayed on a display or the like at high speed. Therefore, the effect is great.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明の一実施例を示す回路のブロツク図
である。 1はシフトレジスタ、2はシフト制御部、3は
コード変換メモリである。
The figure is a block diagram of a circuit showing one embodiment of the present invention. 1 is a shift register, 2 is a shift control section, and 3 is a code conversion memory.

Claims (1)

【特許請求の範囲】 1 13ビツト単位で入力されるアドレスに対応し
て、白又は黒ランレングスとランレングス符号を
構成するビツトの数が読出されるように構成され
た記憶手段3と、 入力されたランレングス符号が入力された順に
順次シフトされ、シフトの度に上位13ビツトを前
記記憶手段3に対するアドレスとして送出するシ
フトレジスタ1と、 前記記憶手段3から読出されたランレングス符
号を構成するビツトの数だけ、前記シフトレジス
タ1を順にシフトするように制御する制御手段2
とを備えたことを特徴とするランレングス符号変
換回路。
[Scope of Claims] 1. A storage means 3 configured so that the number of bits constituting a white or black run length and a run length code is read out in response to an address input in units of 13 bits; The shift register 1 sequentially shifts the run-length codes inputted in the order in which they are input, and sends out the upper 13 bits as an address to the storage means 3 each time the shift is performed, and the run-length code read from the storage means 3. Control means 2 for controlling the shift register 1 to shift sequentially by the number of bits.
A run-length code conversion circuit comprising:
JP58085316A 1983-05-16 1983-05-16 Run length code converting system Granted JPS59224977A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58085316A JPS59224977A (en) 1983-05-16 1983-05-16 Run length code converting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58085316A JPS59224977A (en) 1983-05-16 1983-05-16 Run length code converting system

Publications (2)

Publication Number Publication Date
JPS59224977A JPS59224977A (en) 1984-12-17
JPH031868B2 true JPH031868B2 (en) 1991-01-11

Family

ID=13855199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58085316A Granted JPS59224977A (en) 1983-05-16 1983-05-16 Run length code converting system

Country Status (1)

Country Link
JP (1) JPS59224977A (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59156073A (en) * 1983-02-25 1984-09-05 Canon Inc Data decoding device

Also Published As

Publication number Publication date
JPS59224977A (en) 1984-12-17

Similar Documents

Publication Publication Date Title
KR940008389A (en) Image signal processing device and information transmitting / receiving device using the same
US4955061A (en) Method and apparatus for processing an image signal
JPH031868B2 (en)
JPS6073575A (en) Data display
JPS62195979A (en) Facsimile code conversion device
JPH0569342B2 (en)
US20020009236A1 (en) Image data conversion device and image data conversion method for converting the order of pixels
JPH0149072B2 (en)
JPS5856872B2 (en) Expanded character pattern encoder
JPS586345B2 (en) Fukugo Kasouchi
JPS6339187B2 (en)
JPS61256868A (en) Data processing system
JP2000101440A (en) Encoded transmission method and encoded transmission device
JPH0311883A (en) Decoding system for variable length code, and facsimile equipment and still picture transmission system
JPH03136575A (en) Facsimile coder
EP0652670A1 (en) Image encoding apparatus and method
JPS61208371A (en) Image data compression encoding circuit
JPS6342472B2 (en)
JPS6342471B2 (en)
JPS6231261A (en) Coding device for picture signal
JPS6118266A (en) Modified huffman coding and decoding device
JPS61251275A (en) Processing circuit for picture signal
JPS6110363A (en) Facsimile picture converting device
JPS62199171A (en) Dither picture encoding method
JPS61265927A (en) Variable length code analyzing method and its device