JPS6110363A - Facsimile picture converting device - Google Patents

Facsimile picture converting device

Info

Publication number
JPS6110363A
JPS6110363A JP59131643A JP13164384A JPS6110363A JP S6110363 A JPS6110363 A JP S6110363A JP 59131643 A JP59131643 A JP 59131643A JP 13164384 A JP13164384 A JP 13164384A JP S6110363 A JPS6110363 A JP S6110363A
Authority
JP
Japan
Prior art keywords
facsimile
circuit
image information
original image
character code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59131643A
Other languages
Japanese (ja)
Inventor
Shoichi Kikukawa
菊川 昇一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59131643A priority Critical patent/JPS6110363A/en
Publication of JPS6110363A publication Critical patent/JPS6110363A/en
Pending legal-status Critical Current

Links

Landscapes

  • Facsimiles In General (AREA)

Abstract

PURPOSE:To reduce the coding time by coding a character code into facsimile data though parallel processing of plural lines' share of the codes while the code is converted into facsimile original picture information to eliminate the need for a memory storing the original picture information. CONSTITUTION:The character code from a host processing unit 201 is received by a host interface section 202 of a facsimile picture converter 200, the host interface section 202 gives the character code to a character code reception section 204 of a coding section 203 and the character code reception section 204 outputs the character code to a facsimile original picture information generating circuit 205 at each character. The facsimile original picture information generating circuit 205 reads the facsimile original picture information corresponding to the character code and outputs sequentially the data corresponding to one digit's share to a change picture element detection circuit 206.

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は、7アクシきり画像変換装置に関し、詳しくは
、文字コードをファクシミリ原画画像情報に変換し、フ
ァクシミリ原画画像情報をCICITT勧告のT4に規
定されている符号化方式でファクシミリデータに符号化
するファクシミリ画像変換装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a 7-axis image conversion device, and more specifically, it converts a character code into facsimile original image information and converts the facsimile original image information into a 7-axis image conversion device specified in T4 of the CICITT recommendation. The present invention relates to a facsimile image conversion device that encodes facsimile data using a coding method that uses

従来技術の7説明 従来、この種のファクシミリ画像変換装置は1行分の文
字コードを(主走査線方向のドツト数)×(副走査線方
向の主走査線のライン数)分のビット数のファクシミリ
原画画像情報に変換し、ここで変換し九ファクシミIJ
原画画像情報を−Hメモリに蓄積してお唇、このメモリ
からファクシミリ原画画像情報を主走査線の1ライン分
毎に取り出して符号化し、これを副走査線方向の主走査
線のライン数分順次繰シ返すことによりファクシミリデ
ータに変換している。したがって、1行分の文字コード
に対応するファクシミリ原画画儂情報をそのビットパタ
ーンとして蓄積しておくために通常数10キロビット分
のメモリが必要であシ、また、このファクシミリ原画画
像情報を主走査線1ライン分毎に副走査線方向のライン
数分縁シ返してメモリから取シ出して符号化するために
1その符号化処理時間が長くなるという欠点があった。
7. Explanation of Prior Art Conventionally, this type of facsimile image conversion device converts the character code for one line into a number of bits equal to (number of dots in the main scanning direction) x (number of main scanning lines in the sub-scanning direction). Convert to facsimile original image information and convert here to nine facsimile IJ
The original image information is stored in the -H memory, and the facsimile original image information is retrieved from this memory for each main scanning line and encoded, and this is stored for the number of main scanning lines in the sub-scanning line direction. It is converted into facsimile data by sequentially repeating the process. Therefore, in order to store the facsimile original image information corresponding to one line of character code as its bit pattern, a memory of several tens of kilobits is usually required. For each line, the edges are turned back by the number of lines in the sub-scanning line direction, and then taken out from the memory and encoded, which has the disadvantage that the encoding process takes a long time.

発明の目的 本発明は従来の上記事情に鑑みてなされたものであシ、
従って本発明の目的は、ファクシミリ画像変換装置で文
字コードをファクシミリ原画画像情報に変換する時K、
複数の主走査線のライン数分同時に変換し、複数のライ
ン数分のファクシミリ原画画像情報を文字コードから変
換すると同時にその都度符号化回路に引き渡し、複数ラ
イン分のファクシミリ原画画像情報を同時に符号化する
ととによp1上記欠点を解決し、1行分の文字コードに
対応するファクシミリ原画画像情報を蓄積しておくよう
なメモリを使用しないで、また符号化処理時間を短縮で
きるようにした新規なファクシミリ画像情報変換装置を
提供することKある。
Purpose of the Invention The present invention has been made in view of the above-mentioned conventional circumstances.
Therefore, it is an object of the present invention to provide K,
Simultaneously converts the number of lines of multiple main scanning lines, converts the facsimile original image information of multiple lines from the character code and passes it to the encoding circuit each time, and encodes the facsimile original image information of multiple lines at the same time. Then, Totoyo p1 is a new technology that solves the above drawbacks, eliminates the need for memory to store facsimile original image information corresponding to one line of character code, and shortens the encoding processing time. An object of the present invention is to provide a facsimile image information conversion device.

発明の構成 上記目的を達成する為に、本発明によるファクシミリ画
像変換装置は、0(JTT勧告によるG1ファクシミリ
端末忙対して送信するファクシミリデータを文字コード
からその文字コードに対応する文字のイメージのファク
シミリ原画画像情報に変換し、この7アクシi リ原画
画像情報をC0ITT勧告のT4に規定されている符号
化方式により符号化して作成する時に、 2アクシミ+
)原画画像情報の複数の主走査線のライン数分同時に並
列処理するために複数ライン数分を同時に文字コードか
らファクシミリ原画画像情報に変換し、その都度それら
のライン数分のファクシミリ原画画像情報を同時にファ
クシミリデータに符号化することを特徴とする。
SUMMARY OF THE INVENTION In order to achieve the above object, a facsimile image conversion device according to the present invention converts facsimile data to be sent from a G1 facsimile terminal according to the JTT recommendation into a facsimile image of a character corresponding to the character code from a character code. When converting to original image information and encoding this 7-axis original image information using the encoding method specified in T4 of the C0ITT recommendation, 2-axis +
) In order to simultaneously process the original image information for multiple main scanning lines in parallel, convert multiple lines from character codes to facsimile original image information at the same time, and convert the facsimile original image information for those lines each time. It is characterized in that it is simultaneously encoded into facsimile data.

発明の詳細な説明 次に本発明をその好ましい一実施例について図面を参照
して説明する。
DETAILED DESCRIPTION OF THE INVENTION Next, a preferred embodiment of the present invention will be described with reference to the drawings.

第1図は本発明によるファクシミリ画像変換装置で文字
コードをファクシミリ原画画像情報に変換した時のファ
クシミリ原画画像情報のサイズの一例を示す。この例で
は主走査線方向のドツト数をJISの94版サイズに対
応させて2048ドツト、副走査線方向の主走査線のラ
イン数を冴ラインとしている。以下の説明ではこの第1
図の例によるファクシミリ原画画像情報で説明する。
FIG. 1 shows an example of the size of facsimile original image information when a character code is converted into facsimile original image information by the facsimile image conversion apparatus according to the present invention. In this example, the number of dots in the main scanning line direction is 2048 dots, which corresponds to the JIS 94 size, and the number of main scanning lines in the sub-scanning direction is set as Saeline. In the following explanation, this first
This will be explained using facsimile original image information as an example in the figure.

第2図は本発明によるファクシミリ画像変換装置の一実
施例を示すブロック構成図である。同図を参照すると、
上位の処理袋* 201からの文字コードをファクシミ
リ画偉変換装@ 200の上位インタフェース部202
で受は上位イ/り7工−ス部202ではこの文字コード
を符号化部203の文字コード受信部204に引き渡し
、文字コード受信部204はこの文字コードを1文字毎
にファクタξり原画画像情報発生回路205に出力する
。ファクシミリ原画画像情報発生回路205はこの文字
コードに対応するファクシミリ原画画像情報を読み出し
、第3図に示すファクシミリ原画画像情報の1桁相当分
に対応するデータを301 、302 、・・・324
の順序で順次変化画素検出回路206 K出力する。な
お、ここで説明する例では、1行分の文字コードに対応
するファクシミリ原画画像情報の副走査線方向の主走査
線寓ラインを3分割して8ライン毎に処理しているため
に、ファクシミリ原画画像情報発生回路205から変化
画素検出回路206に出力するファクシミリ原画画像情
報301 、302 、・・・324は8ビット単位の
データとなる。次に、変化画素検出回路206は、ファ
クシミリ原画画像情報発生回路205から入力するファ
クシミリ原画画像情報301゜302、・・・324の
各ラインの画素を後述する方法で順に前の桁と比較して
、その変化画素位置を出し。
FIG. 2 is a block diagram showing an embodiment of a facsimile image conversion apparatus according to the present invention. Referring to the same figure,
The character code from the upper processing bag * 201 is converted into a facsimile image conversion device @ 200's upper interface part 202
Then, the upper processing unit 202 passes this character code to the character code receiving unit 204 of the encoding unit 203, and the character code receiving unit 204 converts this character code into an original image by a factor ξ for each character. It is output to the information generation circuit 205. The facsimile original image information generation circuit 205 reads out the facsimile original image information corresponding to this character code, and generates data 301, 302, . . . 324 corresponding to one digit of the facsimile original image information shown in FIG.
The changing pixel detection circuit 206K outputs one after another in this order. In the example described here, the facsimile original image information corresponding to one line of character code is divided into three main scanning lines in the sub-scanning line direction and processed every eight lines. The facsimile original image information 301 , 302 , . . . , 324 output from the original image information generation circuit 205 to the changed pixel detection circuit 206 is data in units of 8 bits. Next, the changed pixel detection circuit 206 sequentially compares the pixels of each line of the facsimile original image information 301, 302, . , give its changing pixel position.

その変化画素データからaC工TT勧告のT4に規定さ
れている符号化方式により符号化モードを決定して、そ
の符号化モードと変化画素データからライン単位にファ
クシミリ符号データを抽出することにより符号化し、こ
れを1行分の文字コードの最終文字に対する符号化まで
繰9返す。つづいて各ラインの最終のファクシミリ符号
データの後1cEOL符号を付加して8ライン分のファ
クシミリデータの作成動作を終了する。以上の動作を残
916ライ部分についても8ライン分毎に同様に行なっ
て寓ライン分のファクシミリデータの作成動作を終了す
る。
The encoding mode is determined from the changed pixel data using the encoding method specified in T4 of the AC Engineering TT Recommendation, and facsimile code data is extracted line by line from the encoding mode and the changed pixel data. , this is repeated nine times until the last character of one line's character code is encoded. Subsequently, a 1cEOL code is added after the final facsimile code data of each line to complete the operation of creating facsimile data for 8 lines. The above operation is similarly performed for every 8 lines for the remaining 916 lines, thereby completing the operation of creating facsimile data for all lines.

このように、変化画素検出回路206で作成したファク
シミリデータは、ファクタきりデータ出力部207に転
送され、ファクシミリデータ出力部207でこのファク
シミリデータは、8ビツト毎のバイト単位のデータに編
集されて上位インタフェース部202を介して上位の処
理装置11201に転送される。
In this way, the facsimile data created by the changed pixel detection circuit 206 is transferred to the factored data output unit 207, where the facsimile data is edited into byte data of every 8 bits and sent to the upper level. The data is transferred to the upper processing device 11201 via the interface unit 202.

これらがファクシミ’)画像情報変換装置での文字コー
ドからファクシミリデータへの一連の変換動作である。
These are a series of conversion operations from character codes to facsimile data in the facsimile image information conversion device.

次に、本発明の本質的な部分を構成するファクシミ’)
原画画像情報発生回路205と変化画素検出回路206
の動作について説明する。
Next, the facsimile which constitutes an essential part of the present invention)
Original image information generation circuit 205 and changed pixel detection circuit 206
The operation will be explained.

第4図はファクシミリ原画画像情報発生回路の構成を示
す回路構成図である。第2図の文字コード受信部204
からの文字コードは第4図の文字コード−文字アドレス
変換回路401に入力される。
FIG. 4 is a circuit configuration diagram showing the configuration of a facsimile original image information generation circuit. Character code receiving section 204 in Fig. 2
The character code from is input to a character code-character address conversion circuit 401 in FIG.

この時入力する文字コードはJ工s o6266で規定
されたJ工Sコード(第1バイト、第2バイト)を使用
している。文字コード−文字アドレス変換回路401で
はファクシミリ原画画像情報を、標準漢字キャラクタジ
ェネレータ(μPD 24256− Y 10〜Y18
:24ドツトX24ドツト)を使用して作成しているた
めに、第5図に示すような文字コードから文字アドレス
への変換動作を行なっている。キャラクタジェネレータ
回路402は、文字コード−文字アドレス変換回路40
1からの文字アドレスに対応するファクシミリ原画画像
情報を読み出し、第3図に示すようなビット形式によっ
て8ビツト毎に出力する。
The character code to be input at this time uses the J Engineering S code (first byte, second byte) specified in J Engineering SO6266. The character code-character address conversion circuit 401 converts facsimile original image information into a standard kanji character generator (μPD 24256-Y10 to Y18).
:24 dots x 24 dots), the conversion operation from character code to character address as shown in FIG. 5 is performed. The character generator circuit 402 is a character code-character address conversion circuit 40
The facsimile original image information corresponding to character addresses starting from 1 is read out and output every 8 bits in a bit format as shown in FIG.

第6図は第2図における変化画素検出回路206の構成
を示す回路構成図である。ファクシミリ原画画像情報発
生回路205から前述のように8ビット単位に出力され
るファクシミリ原画画像情報は、第3図の301 、3
02 、・・・324のようなビット構成で、第6図の
第1画素データバック7601に入力する。また、同じ
く第2図のファクシミリ原画画像情報発生回路205か
ら前記の7アクシミリ原画*偉情報を出力する時にその
ストローブ信号を出力する。このストローブ信号は第6
図の第1画素データバッファ601および第2画素デー
タバッファ602のデータラッチ用のサンプル信号とし
て使用され、また同時K、このストローブ信号の数を主
走査線方向のドツト数を計数するドツト数計数回路60
30カウントパルスに使用される。ここで、第3図に示
す画素データ301が最初のデータとして変化画素検出
回路に入力されると、第6図の第1画素データバッフ7
601 Kは画素データ301がセットされ、ドツト数
計数回路603のドツト数計数値は11”となる。つづ
いて第3図に示す画素データ302が入力されると、第
6図の第1画素データバック7601 Kそれまでセッ
トされていた301のデータが第2画素データバッファ
602に移動し、第1画素データバッファ601には3
02のデータがセットされる。また同時に、ドツト数計
数回路603のドツト数計数値は12″となる。すると
画素データ302007に相当するビットが画素色1黒
″になっていることから第1画素データバッファ601
の纂8ビット目は画素色1黒″Kit@mするデータ1
1”がセットされ、#I2画素データバックアロ02の
第8ビツト目の画素色1白”K相当するデータ”0′″
と比較すると不一致となって画素色が変化していること
Kなる。
FIG. 6 is a circuit configuration diagram showing the configuration of the changed pixel detection circuit 206 in FIG. 2. The facsimile original image information output from the facsimile original image information generation circuit 205 in 8-bit units as described above is 301, 3 in FIG.
02, . . . 324 is input to the first pixel data back 7601 in FIG. Similarly, when the facsimile original image information generating circuit 205 shown in FIG. 2 outputs the 7-axis original image *great information, the strobe signal thereof is output. This strobe signal is the 6th strobe signal.
A dot number counting circuit is used as a sample signal for data latching of the first pixel data buffer 601 and second pixel data buffer 602 in the figure, and simultaneously counts the number of dots in the main scanning line direction using the strobe signal. 60
Used for 30 count pulses. Here, when the pixel data 301 shown in FIG. 3 is input to the changed pixel detection circuit as the first data, the first pixel data buffer 7 shown in FIG.
601K is set with the pixel data 301, and the dot number count value of the dot number counting circuit 603 becomes 11''.Subsequently, when the pixel data 302 shown in FIG. 3 is input, the first pixel data of FIG. Back 7601 K The data of 301 that had been set up to that point is moved to the second pixel data buffer 602, and the data of 301 is moved to the first pixel data buffer 601.
Data of 02 is set. At the same time, the dot number count value of the dot number counting circuit 603 becomes 12''.Then, since the bit corresponding to the pixel data 302007 has the pixel color 1'', the first pixel data buffer 601
The 8th bit is data 1 for pixel color 1 "Kit@m"
1" is set, and the data "0'" corresponding to the 8th bit pixel color 1 white "K" of #I2 pixel data back arrow 02
When compared with K, there is a mismatch and the pixel color has changed.

これを604の比較回路から第8ビツト目に相当するラ
イン(第8ライン)の変化画素検出信号として符号化用
レジスタ群回路605に出力する。符号化用レジスタ群
回路605は、この時第8ライン目の対応するレジスタ
に比較回路604からの変化画素検出信号をサンプル信
号としてその時の第2画素データバッファ603のドツ
ト数計数値”2″をセットする。
This is outputted from the comparison circuit 604 to the encoding register group circuit 605 as a changed pixel detection signal of the line corresponding to the 8th bit (eighth line). At this time, the encoding register group circuit 605 inputs the dot number count value "2" of the second pixel data buffer 603 at that time into the register corresponding to the eighth line using the changed pixel detection signal from the comparison circuit 604 as a sample signal. set.

以上のような動作を繰シ返すことにより変化画素を検出
する度にその時のドツト数計数値を変化画素データとし
て符号化用レジスタ群回路605の対応するレジスタに
順次セットする。
By repeating the above operations, each time a changed pixel is detected, the dot count count value at that time is sequentially set in the corresponding register of the encoding register group circuit 605 as changed pixel data.

次に、符号化用レジスタ群回路605の構成について説
明する。なお、ここではファクシミリデータの符号化方
式としてOCI’l’T勧告のT4に規定されて−る2
次元符号化方式を例にして、更にその解像度會高解一度
つまシに−4の場合を例にして説明する。したがって、
ここでは符号化されたファクシ建すデータは同期ライン
(Xライン)を1次元符号化した後に3ライン分の2次
元符号化したデータが続くような構成となる。なお、1
次元符号化方式の場合には全てのラインを1次元符号化
することであるために%前記のXラインのみの連続ゴあ
るとして、また解像度を標準解像度、つまp K =−
2とした場合には、Xラインの後に1ラインの2次元符
号が続くものであるとして考えると、ともに前記の2次
元符号化方式の高解像度の例にtすれるのでここでは、
その説明を省略する。
Next, the configuration of the encoding register group circuit 605 will be explained. Note that the facsimile data encoding method used here is 2 specified in T4 of the OCI'l'T Recommendation.
This will be explained by taking the dimensional coding method as an example, and further taking as an example the case where the resolution is at least -4. therefore,
Here, the encoded facsimile data is structured such that a synchronization line (X line) is one-dimensionally encoded, followed by three lines of two-dimensionally encoded data. In addition, 1
In the case of the dimensional coding method, all lines are one-dimensionally coded, so assuming that only the above-mentioned X lines are continuous, and the resolution is standard resolution, that is, p K =-
In the case of 2, assuming that one line of two-dimensional code follows the X line, both of them are equivalent to the high resolution example of the two-dimensional encoding method described above, so here,
The explanation will be omitted.

2次元符号化方式で符号化する時に必要な変化画素デー
タには第7図に示すような5個のデータがある。図にお
いて、 al)は符号化ライン上の参照または起点変化
画素、alは符号化ツイン上で画素a0より右の最初の
変化画素、 512は符号化ライン上で画素a、よ9右
の最初の変化画素、blは参照ライン上の変化画素のう
ち画素eLoよ〕右で画素aoと反対の色を持つ最初の
画素、b2は参照ライン上で画素す、より右の最初の変
化画素をそれぞれ示す。そこで符号化用レジスタ群回路
605は各符号化ラインに対応してそれぞれ前記の5個
のデータをセットするレジスタで構成され、またにライ
ンに対応するレジスタは1次元符号に必要な2個のレジ
スタで構成され、第8図のような構成となる。
There are five pieces of changed pixel data as shown in FIG. 7 that are necessary for encoding using the two-dimensional encoding method. In the figure, al) is the reference or origin change pixel on the encoding line, al is the first change pixel to the right of pixel a0 on the encoding twin, and 512 is the first change pixel to the right of pixel a on the encoding line. The changed pixel, bl is the first pixel on the right of the changed pixels on the reference line that has the opposite color to the pixel ao, and b2 is the first changed pixel to the right of the changed pixels on the reference line. . Therefore, the encoding register group circuit 605 is composed of registers that set the above-mentioned five data corresponding to each encoding line, and the registers corresponding to the lines are two registers necessary for one-dimensional codes. The configuration is as shown in FIG.

次に、第6図の符号化用レジスタ群回路605に各ライ
ンの変化画素データがセットされると、その都度符号化
モード設定回路606で符号化モード設定条件がその時
の変化画素データによ勺満たされているかを判定し、満
されていれば、その符号化モード設定条件に対応する符
号化モードを設定する。この設定方法を第9図により説
明する。なお、この時の符号化モードにはにラインの1
次元符号化モードと符号化ラインのバスモード、水平モ
ード、垂直モードとがあシ、それぞれの設定条件は0O
rTT勧告τ4の規定に従っている。第9図は第6図の
符号化モード設定回路606の具体例を示す回路構成図
である。ただし、Xラインの1次元符号イしモードの設
定回路は単ににライン上の変化画素検出信号を出してい
るだけなので、第9図の図示および以下での説明では省
略している。また、ここで酸n2イン目(n禦2,3,
4,6,7゜8)の符号化ツインの符号化モードの設定
について説明する。まず、符号化モード設定回路への入
力データを示す。その第1は符号化用レジスタ群回路か
らのnライン目の各レジスタの変化画素データをそれぞ
れ”nao + Lnal 1. ”na2 + Ln
k+1 + ”nb2として入力する。その第2は同じ
く符号化用レジスタ群回路605から前記の各レジスタ
に変化画素データが設定されているか否かをLnaO日
F 、 LHa18F。
Next, when the changed pixel data of each line is set in the encoding register group circuit 605 in FIG. It is determined whether the condition is satisfied, and if the condition is satisfied, an encoding mode corresponding to the encoding mode setting condition is set. This setting method will be explained with reference to FIG. Note that the encoding mode at this time is 1 of the line.
Dimensional encoding mode and encoding line bus mode, horizontal mode, and vertical mode are different, each setting condition is 0O
It follows the provisions of rTT recommendation τ4. FIG. 9 is a circuit diagram showing a specific example of the encoding mode setting circuit 606 of FIG. 6. However, since the X-line one-dimensional code mode setting circuit simply outputs a change pixel detection signal on the line, it is omitted from illustration in FIG. 9 and from the following explanation. In addition, here the acid n2-th (n-2,3,
The setting of the encoding mode of the encoding twin of 4, 6, 7° 8) will be explained. First, input data to the encoding mode setting circuit will be shown. First, change pixel data of each register of the n-th line from the encoding register group circuit is converted into "nao + Lnal 1."na2 + Ln.
k+1 + "nb2. The second one is to check whether changed pixel data is set in each of the registers from the encoding register group circuit 605, LnaOF, LHa18F.

LOa28F 、 bnbjslF 、 LHb2SF
  として入力する。これらの入力のうち、まず、第9
図の901の比較回路bna 1とLnblとの値を比
較する。その結果L11a 1がLnt)2より大きい
場合にはバスモード設定条件が ゛成立したことに7!
kD、902のAND回路でLnaQ8F。
LOa28F, bnbjslF, LHb2SF
Enter as . Among these inputs, first, the 9th
The values of comparison circuit bna1 and Lnbl of 901 in the figure are compared. As a result, if L11a1 is greater than Lnt)2, the bus mode setting condition has been met (7!).
LnaQ8F with AND circuit of kD and 902.

bnalsy 、 LHbl”’ + TJrlb2日
FのANDをとってLnao+Lla1+ Lnbl 
+ Lnb2  の各レジスタに変化画素データが設定
されていることを確認し、更に内部クロックOLKに同
期させてバスモード出力としてC0DP信号を出力する
。まえ、比較回路901の比較結果がLnal ” L
nt)2あるいはLnt11 < Lnb2 ”t’あ
る場合には1水平モードあるいは垂直モードのどちらか
であることになる。そこで水平モード、垂直モードのど
ちらであるかをLn5Lj l Ln’)1の値により
以下のようにして判定する。903の減算回路で拍1の
値からLnt)1の値を減算し、その減算結果を904
と905のAND回路と906のOR回路とで判定する
bnalsy, LHbl"' + TJrlb2nd F, and Lnao+Lla1+Lnbl
It is confirmed that changed pixel data is set in each register of +Lnb2, and the C0DP signal is output as a bus mode output in synchronization with the internal clock OLK. Before, the comparison result of the comparison circuit 901 is Lnal ”L
nt) 2 or Lnt11 < Lnb2 ``t'' If there is 1, it means that it is either horizontal mode or vertical mode. Therefore, determine whether it is horizontal mode or vertical mode by the value of Ln5Lj l Ln') 1. Determination is made as follows.The value of Lnt)1 is subtracted from the value of beat 1 in the subtraction circuit 903, and the result of the subtraction is
The determination is made using the AND circuit 905 and the OR circuit 906.

904のAND回路は903の減算結果が−3,−2゜
−1であるときK”l”を出力し、905のAND回路
は減算回路903の減算結果が0.+1.+2゜+3で
あるときに@1″を出力する。したがって、OR回路9
06から“1″を出力すれば、減算回路903の減算結
果が−3〜+3、つi)、LnaOLnblの絶対値が
3以下であることになる。これは垂直モードの設定条件
が成立したことくなり、前記のバスモードの場合と同様
にして垂直モード出力としてcon v信号を出力する
。また、このとき減算回路903の出力の下位3ビツト
を907の加算回路で+3加算し908のデコーダ回路
でデコードし、その出力を909のフリップフロップ回
路にOOD V信号によりセットして減算回路903の
出力が−3〜+3のいずれであるかを識別し、垂直毫−
ドのタイプvL(3) ”L(2) ”L(1) #v
(0) ”R(L) 、VH(I2)、vR(3)を0
ODVと同時に出力する。この垂直モードのタイプは、
第6図の符号抽出回路607でファクタきり符号データ
を設定するときに使用される001回路906からの出
力が@0”であnば、減算回路903の減算結果が一4
以下あるいは+4以上、つまシLnao−Lnb工の絶
対値が3以上であることになシ、水平モードの設定条件
が成立したことになるOそこでAND回路902の出力
に910のムND回路でLnb28Fの条件を付は加え
、前記のパスモードの場合と同様にして水平モード出力
としてOOD H信号を出力する。また、このとき91
1と912の減算回路で、Lna、 −anaoの値、
Lna、−Lna、  の値を算出し、その結果をOO
D H信号と同時に出力する0これらの値は第6図の符
号抽出回路607でファクタきり符号データを設定する
と亀に使用さ、nる。
The AND circuit 904 outputs K"l" when the subtraction result of the subtraction circuit 903 is -3, -2°-1, and the AND circuit 905 outputs K"l" when the subtraction result of the subtraction circuit 903 is 0. +1. +2° +3, it outputs @1″. Therefore, the OR circuit 9
If "1" is output from 06, the subtraction result of the subtraction circuit 903 is -3 to +3, i), and the absolute value of LnaOLnbl is 3 or less. This means that the vertical mode setting conditions are met, and the con v signal is output as the vertical mode output in the same manner as in the bus mode described above. Also, at this time, the lower 3 bits of the output of the subtraction circuit 903 are added by +3 in the adder circuit 907, decoded by the decoder circuit 908, and the output is set in the flip-flop circuit 909 by the OOD V signal, so that the output of the subtraction circuit 903 is Identify whether the output is between -3 and +3 and set the vertical
Type of code vL(3) ”L(2) ”L(1) #v
(0) "R(L), VH(I2), vR(3) to 0
Output at the same time as ODV. This type of vertical mode is
If the output from the 001 circuit 906 used when setting the factor-extracted code data in the code extraction circuit 607 in FIG. 6 is @0'', the subtraction result of the subtraction circuit 903 is
If the absolute value of Lnao-Lnb is less than or equal to +4 or more than 3, then the horizontal mode setting condition is met.Then, the output of AND circuit 902 is connected to the output of AND circuit 910, and Lnb28F is set. The following conditions are added, and the OODH signal is output as the horizontal mode output in the same manner as in the pass mode. Also, at this time, 91
In the subtraction circuit of 1 and 912, the value of Lna, -anao,
Calculate the values of Lna, -Lna, and use the results as OO
These values are used when factor-cut code data is set in the code extraction circuit 607 of FIG. 6.

以上のような動作により、第6図の符号化モード設定回
路606は符号化モードを設定している。上記のように
設定された符号化モード他のデータと第6図の符号化用
レジスタ群回路605からの変化画素データとが第6図
の符号抽出回路607に久方されて符号抽出回路607
でファクシミリ符号データを各ライン毎に抽出して各ラ
イン毎にあるファクシミリ符号データバッファに設定す
る。符号抽出回路607ではこれらの動作を符号化モー
ド設定回路606から符号化モード信号を受ける度に繰
)返してファクシミリデータを作成し、最終文字コード
に対応する7アクシキリ原画画儂情報のファクシミリデ
ータへの符号化が終了すると、第2図のファクシミリデ
ータ出力部207に符号化したファクシミリデータを転
送する。
Through the operations described above, the encoding mode setting circuit 606 in FIG. 6 sets the encoding mode. The encoding mode set as described above and other data and the changed pixel data from the encoding register group circuit 605 in FIG. 6 are sent to the code extraction circuit 607 in FIG.
The facsimile code data is extracted for each line and set in a facsimile code data buffer for each line. The code extraction circuit 607 repeats these operations every time it receives the encoding mode signal from the encoding mode setting circuit 606 to create facsimile data, and converts it into facsimile data of 7-axis original picture information corresponding to the final character code. When the encoding is completed, the encoded facsimile data is transferred to the facsimile data output unit 207 in FIG.

発明の効果 本発明は1以上説明したように、文字コードをファクシ
ミリ原画画像情報に変換しながら複数ライン分同時に並
列処理によシファクシξリデータに符号化することKよ
り、ファクシミリ原画画像情報を蓄積するメモリが不要
になるとともK、ファクシミリデータに符号化する時間
を著しく短縮することができてファクシミリ画偉変換装
置での処理を効率よくすることができる。
Effects of the Invention As described above, the present invention accumulates facsimile original image information by converting character codes into facsimile original image information and simultaneously encoding multiple lines into fax data through parallel processing. Since no memory is required, the time required to encode facsimile data can be significantly shortened, and processing in the facsimile image conversion apparatus can be made more efficient.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はファクシミリ原画画像情報のサイズの一例を示
す図、第2図は本発明による7アクシきり1偉交換装置
の一実施例を示すブロック構成図、第3図はファクシミ
リ原画画像情報のビット構成の一例を示すビット構成図
、第4図は第2図におけるファクシミリ原画画像情報発
生回路の構成を示す回路構成図、第5図は第4図のファ
クシミIJ原画画儂情報発生回路内の文字コード−文字
アドレス変換回路の回路図、第6図は第2図における変
化画素検出回路の構成を示す回路構成図、第7図社C0
ITT勧告のI4に規定されている二次元符号化方式に
おける二次元符号化に必要な変化画素データの定義付け
を示す参考図、第8図は第6図における符号化用レジス
タ群回路のレジスタの構成を示す構成図、第9図は第6
図における符号化モード設定回路の構成を示す回路構成
図である。
FIG. 1 is a diagram showing an example of the size of facsimile original image information, FIG. 2 is a block diagram showing an embodiment of a 7-axis, 1-width exchange device according to the present invention, and FIG. 3 is a diagram showing bits of facsimile original image information. A bit configuration diagram showing an example of the configuration, FIG. 4 is a circuit configuration diagram showing the configuration of the facsimile original image information generation circuit in FIG. 2, and FIG. 5 shows the characters in the facsimile IJ original image information generation circuit in FIG. A circuit diagram of the code-character address conversion circuit, FIG. 6 is a circuit diagram showing the configuration of the changed pixel detection circuit in FIG. 2, and FIG.
A reference diagram showing the definition of changed pixel data necessary for two-dimensional encoding in the two-dimensional encoding method specified in ITT Recommendation I4. Figure 8 shows the registers of the encoding register group circuit in Figure 6. A configuration diagram showing the configuration, Figure 9 is the 6th
FIG. 2 is a circuit configuration diagram showing the configuration of an encoding mode setting circuit in the figure.

Claims (1)

【特許請求の範囲】[Claims] 国際電信電話諮問委員会(CCITT)勧告によるGI
I高速ファクシミリ端末に対して送信するファクシミリ
データを文字コードのデータからその文字コードに対応
する文字のイメージのファクシミリ原画画像情報に変換
しこのファクシミリ原画画像情報をCCITT勧告のT
4に規定されている符号化方式により符号化して作成す
るファクシミリ画像変換装置におけるファクシミリ原画
画像情報の複数の主走査線分を同時に並列処理するため
に複数の主走査線分を同時に文字コードからファクシミ
リ原画画像情報に変換する手段と、ファクシミリ原画画
像情報に変換する度にその都度それらの主走査線分を同
時にファクシミリ原画画像情報からファクシミリデータ
に符号化する並列処理符号化手段とを有することを特徴
としたファクシミリ画像変換装置。
GI according to the recommendations of the International Telegraph and Telephone Consultative Committee (CCITT)
I Convert facsimile data to be sent to a high-speed facsimile terminal from character code data to facsimile original image information of the character image corresponding to the character code, and convert this facsimile original image information into T
In order to simultaneously process multiple main scanning line segments of facsimile original image information in a facsimile image conversion device by encoding it using the encoding method specified in Section 4 in parallel, multiple main scanning line segments are simultaneously processed from character codes to facsimile data. It is characterized by comprising means for converting into original image information, and parallel processing encoding means for simultaneously encoding the main scanning line segments from the facsimile original image information into facsimile data each time it is converted into facsimile original image information. A facsimile image conversion device.
JP59131643A 1984-06-25 1984-06-25 Facsimile picture converting device Pending JPS6110363A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59131643A JPS6110363A (en) 1984-06-25 1984-06-25 Facsimile picture converting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59131643A JPS6110363A (en) 1984-06-25 1984-06-25 Facsimile picture converting device

Publications (1)

Publication Number Publication Date
JPS6110363A true JPS6110363A (en) 1986-01-17

Family

ID=15062849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59131643A Pending JPS6110363A (en) 1984-06-25 1984-06-25 Facsimile picture converting device

Country Status (1)

Country Link
JP (1) JPS6110363A (en)

Similar Documents

Publication Publication Date Title
US4602383A (en) Image data compression system
US4688100A (en) Video data encoding/decoding apparatus
JPH0969951A (en) Encoding method and decoding method
EP0103773B1 (en) Method of processing picture signal to increase average run length and apparatus therefor
JPH04199981A (en) Prompt processing type one-dimensional coder
JPS6333351B2 (en)
JPS61245768A (en) Encoding of image data
JP2962518B2 (en) Image data encoding device
JPS6110363A (en) Facsimile picture converting device
JPS6360952B2 (en)
JPH05151349A (en) Image data compression method and encoding circuit
JP2556047B2 (en) Image information coding device
JPS6329472B2 (en)
US5452092A (en) Changing pixel detector for coding of image data
JP3227237B2 (en) Encoding device
JPH04270569A (en) Data compression system for picture processor
KR900007566B1 (en) Image data conversion device and method
JPS6231257A (en) Two-dimensional encoding device for picture signal
JPH01108863A (en) Facsimile picture converter
JPH0322751B2 (en)
JPH03136575A (en) Facsimile coder
JPS6051370A (en) Picture information encoding processor
JPH0614202A (en) Picture compressing method
JPS61136378A (en) Encoding method
JPH05257451A (en) Run-length character font development device