JPH03187594A - 実装情報伝達方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は実装情報伝達方式に関し、特に架に対しパネル
を挿脱可能な電気通信装置などにおいてパネルの実装状
態を架内の制御部へ伝えるための実装情報伝達方式に関
する。

〔従来の技術〕

従来のこの種の実装情報伝達方式では、第２図（ａ）に
示すごとく、パネル１１の実装時にパネル１１のグラン
ドが架内の検出回路４に接続するようにしている。パネ
ル１が架に装着されると、第２図（ｂ）に示すごとく、
電源接続されると共に検出回路４の入力端にグランド電
位（Ｇ）が接続される（時刻ｔｏ）、検出回路４は、パ
ネル１１からグランド電位を与えられると、架内の制御
部５からパネル１１内の制御部３への制御を始動させる
。

〔発明が解決しようとする課題〕

上述の従来の実装情報伝達方式では、パネル実装時にす
ぐパネル１１の実装情報すなわちグランド電位の出力を
行なうので、パネル１１内で、パワーオンクリア回路１
が制御部３のパワーオンクリアを行なっている期間（時
刻ｔ。〜ｔｚ）の中でも、制御部５が制御部３への制御
を始動して、パネル１１の誤動作をひき起すことが多い
。これを防止するには、検出回路４がパネル１１の実装
情報を検出してからある程度の保護期間をおいて、制御
部５が制御部３を制御し始めるような保護手段を設けね
ばならず、装置規模が大形化するという問題点がある。

〔課題を解決するための手段〕

本発明の実装情報伝達方式は、パネルの実装時に接続さ
れる実装情報に応じて前記パネルの動作制御を始動する
架内の制御手段へ、前記実装情報として前記パネル内で
のパワーオンクリア終了を示すタイミング信号を実装時
に接続するようにしたことを特徴とする。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図（ａ）及び（ｂ）は本発明の一実施例のブロック
図及び信号タイミング図である。パネル１０に電源を投
入した時、（時刻ｔｏ）、パワーオンクリア回路１の出
力信号はローレベルであり、制御部３のパワーオンクリ
アの終了時（時刻ｔｌ）に、ハイレベルになる。この出
力信号をインバータ２を通し、実装情報として架内の検
出回路４に送る。この情報を受けとった検出回路４は、
制御部５から制御部３への制御を始動させる。この時パ
ネル１０内の制御部３は、すでにパワーオンクリアが解
除されており、制御可能な状態になっている。

〔発明の効果〕

以上説明したように本発明は、実装情報としてパワーオ
ンクリア終了のタイミング信号を使用することにより、
架側に保護時間設定手段を設けずに、架内の制御部をパ
ワーオンクリア完了時に制御し始めることができるとい
う効果を有する。

【図面の簡単な説明】

第１図（ａ）及び（ｂ）は本発明の一実施例のブロック
図及び信号タイミング図、第２図（ａ）及び（ｂ）は従
来方式のブロック図及びタイミング図である。 工・・・パワーオンクリア回路、２・・・インバータ、
３．５・・・制御部、４・・・検出回路、１０．１７・
・・パネル。

Claims (1)

【特許請求の範囲】
1. 　パネルの実装時に接続される実装情報に応じて前記パ
   ネルの動作制御を始動する架内の制御手段へ、前記実装
   情報として前記パネル内でのパワーオンクリア終了を示
   すタイミング信号を実装時に接続するようにしたことを
   特徴とする実装情報伝達方式。