JPH03187794A - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JPH03187794A JPH03187794A JP1327663A JP32766389A JPH03187794A JP H03187794 A JPH03187794 A JP H03187794A JP 1327663 A JP1327663 A JP 1327663A JP 32766389 A JP32766389 A JP 32766389A JP H03187794 A JPH03187794 A JP H03187794A
- Authority
- JP
- Japan
- Prior art keywords
- game
- data
- eeprom
- memory
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＩＣ（集積回路）メモリを内蔵したＩＣメモ
リカードに関し、とくにゲームプログラムの固定データ
を記憶するマスクＲＯＭ （リード・オンリー・メモリ
）と、ゲームの途中でそれまでのゲーム内容を保存する
ためのＢＥＰＲＯＭ（エレクトリカリ・イレイザブル・
アンド・プログラマブル・リード・オンリー・メモリ）
を内蔵したＩＣメモリカードに関する。
リカードに関し、とくにゲームプログラムの固定データ
を記憶するマスクＲＯＭ （リード・オンリー・メモリ
）と、ゲームの途中でそれまでのゲーム内容を保存する
ためのＢＥＰＲＯＭ（エレクトリカリ・イレイザブル・
アンド・プログラマブル・リード・オンリー・メモリ）
を内蔵したＩＣメモリカードに関する。
（従来技術およびその課ｗｉ）
近年、ＩＣメモリを内蔵したＩＣメモリカードがゲーム
用に用いられているが、ゲームソフトの内容も複雑化し
て、一つのゲームを終了するのに１週間ないし１ケ月を
要するものがある。この場合、ゲームの途中でそれまで
のゲームの内容をいったん保存しておき、再度ゲームを
開始するときには、保存したデータを読み出してゲーム
を再開する。このため、従来においてはＳＲＡＭ （ス
タティック・ランダムアクセス・メモリ）なとの随時書
き込みおよび読み出し可能メモリを使用することが知ら
れているが、この場合、記憶したデータを保持するため
、カード内に電池を内蔵させる必要があり、カードの構
造が複雑でコスト高になるばかりか、電池の消耗や接触
不良等によりデータが消失する等データ保存上での信頼
性に問題があった。
用に用いられているが、ゲームソフトの内容も複雑化し
て、一つのゲームを終了するのに１週間ないし１ケ月を
要するものがある。この場合、ゲームの途中でそれまで
のゲームの内容をいったん保存しておき、再度ゲームを
開始するときには、保存したデータを読み出してゲーム
を再開する。このため、従来においてはＳＲＡＭ （ス
タティック・ランダムアクセス・メモリ）なとの随時書
き込みおよび読み出し可能メモリを使用することが知ら
れているが、この場合、記憶したデータを保持するため
、カード内に電池を内蔵させる必要があり、カードの構
造が複雑でコスト高になるばかりか、電池の消耗や接触
不良等によりデータが消失する等データ保存上での信頼
性に問題があった。
（課題を解決するための手段）
本発明は、上記従来の点に鑑みなされたものであって、
ＩＣメモリとＩＣメモリに接続された外部端子を有する
ＩＣメモリカードであって、ＩＣメモリとしてマスクＲ
ＯＭとＥＢＰＲＯＭを内蔵すると共に、前記マスクＲＯ
ＭとＥＥＰＲＯＭとが同時に動作するのを防止する制御
回路を設けることにより、ゲームの途中でそれまでのゲ
ーム内容を保存し、保存されたデータを読み出すことに
よりゲームを再開することができるようにしたものであ
る。
ＩＣメモリとＩＣメモリに接続された外部端子を有する
ＩＣメモリカードであって、ＩＣメモリとしてマスクＲ
ＯＭとＥＢＰＲＯＭを内蔵すると共に、前記マスクＲＯ
ＭとＥＥＰＲＯＭとが同時に動作するのを防止する制御
回路を設けることにより、ゲームの途中でそれまでのゲ
ーム内容を保存し、保存されたデータを読み出すことに
よりゲームを再開することができるようにしたものであ
る。
（実施例）
以下、本発明を第１〜４図に示す実施例に基づいて説明
する。
する。
第１図は、本発明のＩＣメモリカードの一実施例を示す
平面図、第２図は第１図のＩＣメモリカードの動作を示
すブロック図、第３図は、本発明の別の実施例を示す平
面図、第４図は第３図のＩＣメモリカードの動作を示す
ブロック図である。
平面図、第２図は第１図のＩＣメモリカードの動作を示
すブロック図、第３図は、本発明の別の実施例を示す平
面図、第４図は第３図のＩＣメモリカードの動作を示す
ブロック図である。
第１図に平面図として示すように、本発明のＩＣメモリ
カード１は、ＡＢＳ樹脂製等などのプラスチック製基板
にマスクＲＯＭ２およびＥＢＰＲＯＭ３が搭載されてい
る。４は多数の外部端子であって、ゲーム機本体のコネ
クタに接続される。
カード１は、ＡＢＳ樹脂製等などのプラスチック製基板
にマスクＲＯＭ２およびＥＢＰＲＯＭ３が搭載されてい
る。４は多数の外部端子であって、ゲーム機本体のコネ
クタに接続される。
マスクＲＯＭ２およびＥＢＰＲＯＭ３はプリント配線（
図示路）を介して外部端子４に接続されていると共に、
制御回路５によってマスクＲＯＭ２とＥＢＰＲＯＭ３と
が同時に動作しないようにしである。
図示路）を介して外部端子４に接続されていると共に、
制御回路５によってマスクＲＯＭ２とＥＢＰＲＯＭ３と
が同時に動作しないようにしである。
第２図は、第１図に示したＩＣメモリカード１の動作を
示すブロック図であって、第２図に基づき動作を詳細に
説明する。
示すブロック図であって、第２図に基づき動作を詳細に
説明する。
ＩＣメモリカード１が外部端子４を介してゲーム機本体
に接続された状態では、通常はマスクＲＯＭ２との間で
アドレスを指定することにより、データが読み出され、
ゲームを表示装置に表示させてゲームを進行させるが、
ゲームを途中で中断して、中断時点でのゲーム内容を保
存したいときには、ゲーム機本体からデータ保存のため
の信号をＡ１９およびＣＢに出力する。Ａ１９およびＣ
Ｅは制御回路５に接続しであると共に、マスクＲで、Ａ
１９に“Ｌ″、ＣＥに“Ｌ″が入力されるようにＮＡＮ
Ｄゲート２個から構成される制御回路５を設けておく。
に接続された状態では、通常はマスクＲＯＭ２との間で
アドレスを指定することにより、データが読み出され、
ゲームを表示装置に表示させてゲームを進行させるが、
ゲームを途中で中断して、中断時点でのゲーム内容を保
存したいときには、ゲーム機本体からデータ保存のため
の信号をＡ１９およびＣＢに出力する。Ａ１９およびＣ
Ｅは制御回路５に接続しであると共に、マスクＲで、Ａ
１９に“Ｌ″、ＣＥに“Ｌ″が入力されるようにＮＡＮ
Ｄゲート２個から構成される制御回路５を設けておく。
こうしてデータを保存したいときには、ゲーム機本体か
らマスクＲＯＭ２とＥＢＰＲＯＭ３とを切り換えること
ができ、Ｆ、ＥＰＲＯＭ３へデータが入力され所望のデ
ータが保存される。また、ゲームを再開したい場合には
、上記と同様にして制御回路５にデータを読み出すため
の信号を入力し、ＥＢＰＲＯＭ３のデータ回路から保存
されたデータを読み出せば良い。こうして、マスクＲＯ
Ｍ２とＥＢＰＲＯＭ３は制御回路５により同時に動作す
ることなく、中断した時点でのゲームの内容をＥＢＰＲ
ＯＭ３に保存し、または読み出すことができる。
らマスクＲＯＭ２とＥＢＰＲＯＭ３とを切り換えること
ができ、Ｆ、ＥＰＲＯＭ３へデータが入力され所望のデ
ータが保存される。また、ゲームを再開したい場合には
、上記と同様にして制御回路５にデータを読み出すため
の信号を入力し、ＥＢＰＲＯＭ３のデータ回路から保存
されたデータを読み出せば良い。こうして、マスクＲＯ
Ｍ２とＥＢＰＲＯＭ３は制御回路５により同時に動作す
ることなく、中断した時点でのゲームの内容をＥＢＰＲ
ＯＭ３に保存し、または読み出すことができる。
上記の場合、ゲーム機本体からデータを要求する信号を
出力してから、ゲーム機本体がデータを読み込むまでの
時間をｔｌとし、制御回路５のアクセス時間をｔ２とし
、またＥＢＰＲＯＭ３のアクセス時間をｔ３とすると、
ｔ１≧ｔ ２＋ｔ ３を満足するように、高速のアクセ
ス時間を有するＥＢＰＲＯＭ３を使用する必要がある。
出力してから、ゲーム機本体がデータを読み込むまでの
時間をｔｌとし、制御回路５のアクセス時間をｔ２とし
、またＥＢＰＲＯＭ３のアクセス時間をｔ３とすると、
ｔ１≧ｔ ２＋ｔ ３を満足するように、高速のアクセ
ス時間を有するＥＢＰＲＯＭ３を使用する必要がある。
第３図は、本発明の別の実施例のＩＣメモリカード１を
示す平面図であって、２個のマスクＲＯＭ２と１個のＥ
ＢＰＲＯＭ３を搭載してあり、ＥＢＰＲＯＭ３としては
、第１〜２図のものと異なり、アクセス時間が低速のも
のを使用した場合を示す。
示す平面図であって、２個のマスクＲＯＭ２と１個のＥ
ＢＰＲＯＭ３を搭載してあり、ＥＢＰＲＯＭ３としては
、第１〜２図のものと異なり、アクセス時間が低速のも
のを使用した場合を示す。
アクセス時間が低速のＥＢＰＲＯＭ３は、ゲーム機本体
側に比べてアクセス時間が遅い、そのためゲーム機本体
よりデータを要求する信号を出力してから、データを読
みに入るまでにＥＢＰＲＯＭ３から出力されるべきデー
タが確定せず、データを正しく読み出すことができない
。
側に比べてアクセス時間が遅い、そのためゲーム機本体
よりデータを要求する信号を出力してから、データを読
みに入るまでにＥＢＰＲＯＭ３から出力されるべきデー
タが確定せず、データを正しく読み出すことができない
。
そこで、制御回路５として、ラッチ（フリップフロップ
）回路を用いて、ＥＢＰＲＯＭ３に対しては、この回路
を通して入出力を行うようにしである。ラッチ（フリッ
プフロップ）回路は、ある条件のもとで、入力された信
号の状態をそのまま保持しながら出力し続けるので、Ｅ
ＢＰＲＯＭ３がゲーム機本体側のアクセス時間より遅い
場合でも、ＥＢＰＲＯＭ３のアクセス時間に合わせて信
号を入出力することができるのである。
）回路を用いて、ＥＢＰＲＯＭ３に対しては、この回路
を通して入出力を行うようにしである。ラッチ（フリッ
プフロップ）回路は、ある条件のもとで、入力された信
号の状態をそのまま保持しながら出力し続けるので、Ｅ
ＢＰＲＯＭ３がゲーム機本体側のアクセス時間より遅い
場合でも、ＥＢＰＲＯＭ３のアクセス時間に合わせて信
号を入出力することができるのである。
ＥＢＰＲＯＭ３への読み出しは、例えば、アドレス信号
Ａ５〜ＡＩＯに入力する信号をアキュムレータに設定し
、ＳＴＡ命令によりＣ００ＯＩＨ番地にデータを書き込
む。デコーダＩＣから出力される信号によりフリップフ
ロップ回路にデータがラッチされ、ＥＢＰＲＯＭ３への
データ、つまりアドレス信号Ａ５〜ＡＩＯが入力される
。同様にＡＯ〜Ａ４、ＣＥ、ＯＢ、ＷＥの信号について
は、Ｃ００ＯＯＨ番に書き込み命令を行うことで、ＥＢ
ＰＲＯＭ３に入力される。
Ａ５〜ＡＩＯに入力する信号をアキュムレータに設定し
、ＳＴＡ命令によりＣ００ＯＩＨ番地にデータを書き込
む。デコーダＩＣから出力される信号によりフリップフ
ロップ回路にデータがラッチされ、ＥＢＰＲＯＭ３への
データ、つまりアドレス信号Ａ５〜ＡＩＯが入力される
。同様にＡＯ〜Ａ４、ＣＥ、ＯＢ、ＷＥの信号について
は、Ｃ００ＯＯＨ番に書き込み命令を行うことで、ＥＢ
ＰＲＯＭ３に入力される。
ＥＢＰＲＯＭ３のアドレスに対し、読み込み命令を出す
と、ＥＢＰＲＯＭ３よりデータが出力され、フリップフ
ロップ回路にラッチされたデータを読み出すことができ
る。
と、ＥＢＰＲＯＭ３よりデータが出力され、フリップフ
ロップ回路にラッチされたデータを読み出すことができ
る。
ＥＢＰＲＯＭ３への書き込みについても、上記と同様に
行えば良い。
行えば良い。
こうして、第４図のブロック回路図のものにおいても、
第２図のものと同様、制御回路５によりマスクＲＯＭ２
とＥＢＰＲＯＭ３とが同時に動作することなく、中断し
た時点でのゲームの内容をＥＢＰＲＯＭ３に保存し、ま
たは読み出すことができる。
第２図のものと同様、制御回路５によりマスクＲＯＭ２
とＥＢＰＲＯＭ３とが同時に動作することなく、中断し
た時点でのゲームの内容をＥＢＰＲＯＭ３に保存し、ま
たは読み出すことができる。
（発明の効果）
以上の通り、本発明によれば、マスクＲＯＭとＥＥＰＲ
ＯＭとが同時に動作するのを防止する制御回路を設けな
ので、ゲームを途中で中断しても、その時点でのゲーム
の内容をＥＢＰＲＯＭに保存し、ゲームを再開したいと
きは、ＥＥＰＲＯＭから中断時点でのデータを読み込む
ことにより、中断した場面からゲームを続けて楽しむこ
とができる。しかも、データの保存はＥＥＰＲＯＭに記
憶させるので電池を必要としないから、構造簡単であり
、電池の消耗や接触不良によりデータが消失する恐れが
ない等の利点を有する。
ＯＭとが同時に動作するのを防止する制御回路を設けな
ので、ゲームを途中で中断しても、その時点でのゲーム
の内容をＥＢＰＲＯＭに保存し、ゲームを再開したいと
きは、ＥＥＰＲＯＭから中断時点でのデータを読み込む
ことにより、中断した場面からゲームを続けて楽しむこ
とができる。しかも、データの保存はＥＥＰＲＯＭに記
憶させるので電池を必要としないから、構造簡単であり
、電池の消耗や接触不良によりデータが消失する恐れが
ない等の利点を有する。
第１図は、本発明のＩＣメモリカードの一実施例を示す
平面図、第２図は第１図のＩＣメモリカードの動作を示
すブロック図、第３図は、本発明の別の実施例を示す平
面図、第４図は第３図のＩＣメモリカードの動作を示す
ブロック図である。 第 １ 図 図中、１はＩＣメモリカード、２はマスクＲＯＭ、３は
ＥＥＰＲＯＭ、４は外部端子、５は制御回路である。
平面図、第２図は第１図のＩＣメモリカードの動作を示
すブロック図、第３図は、本発明の別の実施例を示す平
面図、第４図は第３図のＩＣメモリカードの動作を示す
ブロック図である。 第 １ 図 図中、１はＩＣメモリカード、２はマスクＲＯＭ、３は
ＥＥＰＲＯＭ、４は外部端子、５は制御回路である。
Claims (1)
- ＩＣメモリとＩＣメモリに接続された外部端子を有す
るＩＣメモリカードであって、ＩＣメモリとしてマスク
ＲＯＭとＥＥＰＲＯＭを内蔵すると共に、前記マスクＲ
ＯＭとＥＥＰＲＯＭとが同時に動作するのを防止する制
御回路を設けたことを特徴とするＩＣメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1327663A JPH03187794A (ja) | 1989-12-18 | 1989-12-18 | Ｉｃメモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1327663A JPH03187794A (ja) | 1989-12-18 | 1989-12-18 | Ｉｃメモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03187794A true JPH03187794A (ja) | 1991-08-15 |
Family
ID=18201578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1327663A Pending JPH03187794A (ja) | 1989-12-18 | 1989-12-18 | Ｉｃメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03187794A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8707130B2 (en) | 1996-09-18 | 2014-04-22 | Intellectual Ventures I Llc | Multilevel semiconductor memory, write/read method thereto/therefrom and storage medium storing write/read program |
-
1989
- 1989-12-18 JP JP1327663A patent/JPH03187794A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8707130B2 (en) | 1996-09-18 | 2014-04-22 | Intellectual Ventures I Llc | Multilevel semiconductor memory, write/read method thereto/therefrom and storage medium storing write/read program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0420994B1 (en) | Memory cartridge | |
| US4926372A (en) | Memory cartridge bank selecting | |
| US5226136A (en) | Memory cartridge bank selecting apparatus | |
| EP0268419A2 (en) | Memory cartridge and data processing apparatus | |
| US20040136259A1 (en) | Memory structure, a system, and an electronic device, as well as a method in connection with a memory circuit | |
| JPH02293196A (ja) | Ｉｃカード | |
| US5148543A (en) | Ic card with a stored data change inhibition function | |
| US20050251615A1 (en) | Microcomputer | |
| JPH03187794A (ja) | Ｉｃメモリカード | |
| JPS623516B2 (ja) | ||
| US7089427B1 (en) | Security system method and apparatus for preventing application program unauthorized use | |
| US5343030A (en) | IC card having flash erase means | |
| JPH0950502A (ja) | メモリカード | |
| JP2002014947A (ja) | マイクロコンピュータ | |
| KR930011347B1 (ko) | 이동체 단말기의 전원 온/오프에 의한 불휘발성 메모리 오동작 보호회로 | |
| JPS6378288A (ja) | Ｉｃカ−ド | |
| JPH0363783A (ja) | Ｉｃメモリカード | |
| JPS6393059A (ja) | メモリカ−ド | |
| JPH04267448A (ja) | マイクロコンピュータ | |
| JPH0887896A (ja) | カード状回路ブロック及びその書き込み方法 | |
| JPH04233054A (ja) | メモリバックアップシステム | |
| JPH10207705A (ja) | 半導体記憶装置及びマイクロコンピュータ | |
| JP2619671B2 (ja) | メモリ制御回路 | |
| JP3190421B2 (ja) | Ｉｃメモリカードシステム | |
| JPH11328089A (ja) | Ｐｃｉバスインタフェース用デバイスにおけるｉｄ情報書き込み回路 |