JPH02293196A - Ｉｃカード - Google Patents
ＩｃカードInfo
- Publication number
- JPH02293196A JPH02293196A JP1114246A JP11424689A JPH02293196A JP H02293196 A JPH02293196 A JP H02293196A JP 1114246 A JP1114246 A JP 1114246A JP 11424689 A JP11424689 A JP 11424689A JP H02293196 A JPH02293196 A JP H02293196A
- Authority
- JP
- Japan
- Prior art keywords
- address
- card
- test program
- pin code
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/357—Cards having a plurality of specified features
Landscapes
- Engineering & Computer Science (AREA)
- Business, Economics & Management (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Accounting & Taxation (AREA)
- Strategic Management (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Business, Economics & Management (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
- Storage Device Security (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はＩＣカードに係り、特にＩＣカードを使用す
るための各種の機能を実行する応用プログラムと共に、
ＩＣカードのテスト（製晶テスト）を実行するテストプ
ログラムを格納しているＩＣカードに関するものである
． ［従来の技術］ テストプログラムはＩＣカードに自らの機能検査（製品
テスト）を行わせるためのプログラムであるため、カー
ド内のメモリの任意の番地にアクセスする機能を持って
いる．このためテストプログラムを介してＩＣカード内
の他のプログラムに不法に入り込み、読み出してコピー
したり破壊したり、あるいはその内容を変更したりする
ことを防止するために、テストプログラムへのアクセス
に関しては高いセキュリティが必要である．そこで、Ｉ
Ｃカード内に予め暗証コードを記憶させておき、テスト
プログラムにアクセスする前には、必ずこの暗証コード
との照合動作を行わせるようにしている．第３図は従来
のＩＣカードの横成を概略的に示すブロック図である．
ＩＣカード（１０）において、ＣＰＵ（１）には内部バ
ス（２）を介してシステムＲＯＭ（３）、応用ＲＯＭ（
４）、ＥＥＰＲＯＭく５）、ＲＡＭ（６）および入出力
回路（７）がそれぞれ接続されている。また、テストプ
ログラムへのアクセスに関してセキュリティを持たせる
ために、例えばＥＥＰＲＯＭ（５）には暗証コード（５
１）およびこの暗証コード（５１）が書き込まれている
ことを確認するための設定確認コード（５２）が書き込
まれている。また、端子（Ｐ１）は正電源入力端子、端
子（Ｐ２）は電源用接地端子、端子（Ｐ３）はＣＰＵ（
１）の初期化を行うリセット信号を入力するリセット信
号端子、端子（Ｐ４）はクッロク信号を入力するクッロ
ク端子、そして端子（Ｐ５）はＩ／０端子であり、これ
らの端子により端末機と接続される．また第４図には、
第２の読み出し専用メモリであるシステムＲ Ｏ Ｍ
（３ ）、および第１の読み出し専用メモリである応用
ＲＯＭ（４）にそれぞれ格納された各プログラムの構成
がフローチャートにして示されている．応用Ｒ Ｏ Ｍ
（４ ）に格納されている応用プログラム（４１）は
、カード使用者が実際に使用する各種の機能を実行する
プログラムである．また、システムＲＯＭ（３）内に格
納されたテストプログラム（３１）は、ＩＣカードの製
品機能検査を行うためのプログラムである。分岐ルーチ
ン（３２）はこのテストプログラム（３１）と応用プロ
グラム（４１）とのいずれを実行するかを判断して、こ
れから実行するプログラムへの分岐を行うものである．
そして設定確認ルーチン（３３）および暗証コード確認
ルーチン（３４）はテストプログラム（３１）へのアク
セスに関してセキュリティを掛けるためのものである．
不揮発性メモリであるＥＥＰＲＯＭ（５）に書き込まれ
た暗証コード（５１）および設定確認コード（５２）は
、例えばＩＣカードが製造工場から出荷される時に書き
込まれる．そして出荷後にテストプログラム（３１）へ
アクセスする際には、その前に必ずこの暗証コード（５
１）とカード外部から入力される暗証コードとの照合が
行われ、一致が確認されたときにのみテストプログラム
（３１）へのアクセスが許可される．これが暗証コード
確認ルーチン（３４）で行われる．また、ＥＥＰＲＯＭ
（５）にはさらに、この暗証コードが書き込まれたか否
かを表す書き込み確認コードである設定確認コード（５
２）が記憶され、この設定確認コード（５２）から、暗
証コード（５１）がすでに書き込まれ記憶されているか
否かの判断を行う，これが設定確認ルーチン（３３）で
行われる．この設定確認コード（５２》は、製造時にお
けるＥＥＰＲＯＭ（５）の初期値と重ならないように選
ぶ． 以上のことを第３図および第４図に従って顛番に説明す
ると，カード外部からリセット信号端子（Ｐ３）ヘリセ
ット信号が入力されると、ＣＰＵ（１）が予めシステム
ＲＯＭ（３）内の所定のアドレスに格納されている分岐
ルーチン（３２）の実行開始アドレスを読み出し、この
番地から分岐ルーチン（３２）の実行を開始する．分岐
ルーチン（３２）では、テストプログラム（３１）の実
行指令がカード外部からＩ／Ｏ端子（Ｐ５）に入力され
たときには、ＣＰＵ（１）は設定確認ルーチン（３３）
を実行する．この設定確認ルーチン（３３）では、ＥＥ
ＰＲＯＭ（５）内の設定確認コード（５２）から、暗証
コード（５１）が既にＥＥＰＲＯＭ（５）中に書き込ま
れているか否かを判断する．そしてもし暗証コード（５
１）が既に書き込まれていれば、暗証コード確認ルーチ
ン（５４）を実行し、まだ書き込まれていなければ（例
えば工場において製造工程中等にテストプログラムを実
行するような場合）、暗証コードの照合を行わずに直接
、テストプログラム（３１）を実行することができる。
るための各種の機能を実行する応用プログラムと共に、
ＩＣカードのテスト（製晶テスト）を実行するテストプ
ログラムを格納しているＩＣカードに関するものである
． ［従来の技術］ テストプログラムはＩＣカードに自らの機能検査（製品
テスト）を行わせるためのプログラムであるため、カー
ド内のメモリの任意の番地にアクセスする機能を持って
いる．このためテストプログラムを介してＩＣカード内
の他のプログラムに不法に入り込み、読み出してコピー
したり破壊したり、あるいはその内容を変更したりする
ことを防止するために、テストプログラムへのアクセス
に関しては高いセキュリティが必要である．そこで、Ｉ
Ｃカード内に予め暗証コードを記憶させておき、テスト
プログラムにアクセスする前には、必ずこの暗証コード
との照合動作を行わせるようにしている．第３図は従来
のＩＣカードの横成を概略的に示すブロック図である．
ＩＣカード（１０）において、ＣＰＵ（１）には内部バ
ス（２）を介してシステムＲＯＭ（３）、応用ＲＯＭ（
４）、ＥＥＰＲＯＭく５）、ＲＡＭ（６）および入出力
回路（７）がそれぞれ接続されている。また、テストプ
ログラムへのアクセスに関してセキュリティを持たせる
ために、例えばＥＥＰＲＯＭ（５）には暗証コード（５
１）およびこの暗証コード（５１）が書き込まれている
ことを確認するための設定確認コード（５２）が書き込
まれている。また、端子（Ｐ１）は正電源入力端子、端
子（Ｐ２）は電源用接地端子、端子（Ｐ３）はＣＰＵ（
１）の初期化を行うリセット信号を入力するリセット信
号端子、端子（Ｐ４）はクッロク信号を入力するクッロ
ク端子、そして端子（Ｐ５）はＩ／０端子であり、これ
らの端子により端末機と接続される．また第４図には、
第２の読み出し専用メモリであるシステムＲ Ｏ Ｍ
（３ ）、および第１の読み出し専用メモリである応用
ＲＯＭ（４）にそれぞれ格納された各プログラムの構成
がフローチャートにして示されている．応用Ｒ Ｏ Ｍ
（４ ）に格納されている応用プログラム（４１）は
、カード使用者が実際に使用する各種の機能を実行する
プログラムである．また、システムＲＯＭ（３）内に格
納されたテストプログラム（３１）は、ＩＣカードの製
品機能検査を行うためのプログラムである。分岐ルーチ
ン（３２）はこのテストプログラム（３１）と応用プロ
グラム（４１）とのいずれを実行するかを判断して、こ
れから実行するプログラムへの分岐を行うものである．
そして設定確認ルーチン（３３）および暗証コード確認
ルーチン（３４）はテストプログラム（３１）へのアク
セスに関してセキュリティを掛けるためのものである．
不揮発性メモリであるＥＥＰＲＯＭ（５）に書き込まれ
た暗証コード（５１）および設定確認コード（５２）は
、例えばＩＣカードが製造工場から出荷される時に書き
込まれる．そして出荷後にテストプログラム（３１）へ
アクセスする際には、その前に必ずこの暗証コード（５
１）とカード外部から入力される暗証コードとの照合が
行われ、一致が確認されたときにのみテストプログラム
（３１）へのアクセスが許可される．これが暗証コード
確認ルーチン（３４）で行われる．また、ＥＥＰＲＯＭ
（５）にはさらに、この暗証コードが書き込まれたか否
かを表す書き込み確認コードである設定確認コード（５
２）が記憶され、この設定確認コード（５２）から、暗
証コード（５１）がすでに書き込まれ記憶されているか
否かの判断を行う，これが設定確認ルーチン（３３）で
行われる．この設定確認コード（５２》は、製造時にお
けるＥＥＰＲＯＭ（５）の初期値と重ならないように選
ぶ． 以上のことを第３図および第４図に従って顛番に説明す
ると，カード外部からリセット信号端子（Ｐ３）ヘリセ
ット信号が入力されると、ＣＰＵ（１）が予めシステム
ＲＯＭ（３）内の所定のアドレスに格納されている分岐
ルーチン（３２）の実行開始アドレスを読み出し、この
番地から分岐ルーチン（３２）の実行を開始する．分岐
ルーチン（３２）では、テストプログラム（３１）の実
行指令がカード外部からＩ／Ｏ端子（Ｐ５）に入力され
たときには、ＣＰＵ（１）は設定確認ルーチン（３３）
を実行する．この設定確認ルーチン（３３）では、ＥＥ
ＰＲＯＭ（５）内の設定確認コード（５２）から、暗証
コード（５１）が既にＥＥＰＲＯＭ（５）中に書き込ま
れているか否かを判断する．そしてもし暗証コード（５
１）が既に書き込まれていれば、暗証コード確認ルーチ
ン（５４）を実行し、まだ書き込まれていなければ（例
えば工場において製造工程中等にテストプログラムを実
行するような場合）、暗証コードの照合を行わずに直接
、テストプログラム（３１）を実行することができる。
暗証コード確認ルーチン（３４）では、ＥＥＰＲＯＭ（
５）内に書き込まれている暗証コード（５１）とＩ／Ｏ
端子（Ｐ５）へ入力される暗証コードとの照合を行い、
双方が一致したときにのみテストプログラム（３１）の
実行が可能とり、一致しない場合には動作を停止する。
５）内に書き込まれている暗証コード（５１）とＩ／Ｏ
端子（Ｐ５）へ入力される暗証コードとの照合を行い、
双方が一致したときにのみテストプログラム（３１）の
実行が可能とり、一致しない場合には動作を停止する。
なお、工場におて製造工程中等にテストプログラムを実
行する場合は、テストプログラムが格納されているシス
テムＲＯＭ内に上述した暗証コードとは別の暗証コード
（図示せず）が格納されていて、この暗証コードとの照
合を行う場合もある．工場においては暗証コードは各カ
ードで共通のほうが便利であり、システムＲＯＭに格納
される暗証コードは一般に各カードにおいて共通である
．またシステムＲＯＭに書き込まれる暗証コードは書き
換えられない。なお、第３図に示した内部構成が全て単
一の半導体上に形成されているＩＣ力−ドもある． ［発明が解決しようとする課題］ 従来のＩＣカードは以上のように構成されており、暗証
コードはテストプログラムが格納されているシステムＲ
ＯＭ中か、あるいはＥＥＰＲＯＭ中に格納されている。
行する場合は、テストプログラムが格納されているシス
テムＲＯＭ内に上述した暗証コードとは別の暗証コード
（図示せず）が格納されていて、この暗証コードとの照
合を行う場合もある．工場においては暗証コードは各カ
ードで共通のほうが便利であり、システムＲＯＭに格納
される暗証コードは一般に各カードにおいて共通である
．またシステムＲＯＭに書き込まれる暗証コードは書き
換えられない。なお、第３図に示した内部構成が全て単
一の半導体上に形成されているＩＣ力−ドもある． ［発明が解決しようとする課題］ 従来のＩＣカードは以上のように構成されており、暗証
コードはテストプログラムが格納されているシステムＲ
ＯＭ中か、あるいはＥＥＰＲＯＭ中に格納されている。
しかし、テストプログラムの格納されているシステムＲ
ＯＭ内に暗証コードを格納した場合には、暗証コードの
変更ができず、またＥＥＰＲＯＭ内に格納した場合は、
ユーザが使用する応用プログラムから暗証コードの読み
書きがでるため、誰でも暗証コードを知りこれを書き換
えることができてしまうという課題があった．［課題を
解決するための手段］ この発明は上記の課題を解決するためになされたもので
、暗証コードの変更ができるとともに、応用プログラム
からは暗証コードの読み書きができないようにしたＩＣ
カードを得ることを目的とする． 上記の目的に鑑み、この発明ではＥＥＰＲＯＭ内に、テ
ストプログラム実行中でないとアクセスできない領域を
構成するために、アドレスバスにアドレス限定手段を設
け、暗証コードはＥＥＰＲＯＭ内の該領域に書き込むよ
うにした。
ＯＭ内に暗証コードを格納した場合には、暗証コードの
変更ができず、またＥＥＰＲＯＭ内に格納した場合は、
ユーザが使用する応用プログラムから暗証コードの読み
書きがでるため、誰でも暗証コードを知りこれを書き換
えることができてしまうという課題があった．［課題を
解決するための手段］ この発明は上記の課題を解決するためになされたもので
、暗証コードの変更ができるとともに、応用プログラム
からは暗証コードの読み書きができないようにしたＩＣ
カードを得ることを目的とする． 上記の目的に鑑み、この発明ではＥＥＰＲＯＭ内に、テ
ストプログラム実行中でないとアクセスできない領域を
構成するために、アドレスバスにアドレス限定手段を設
け、暗証コードはＥＥＰＲＯＭ内の該領域に書き込むよ
うにした。
従ってこの発明は、製品テスト用のテストプログラムを
内蔵したＩＣカードであって、テストプログラムへのア
クセスにセキュリティを掛けるための暗証コード等が書
き込まれる書き込み可能な不揮発性記憶手段と、テスト
プログラム、ＩＣカードを使用するために各種機能を実
行する応用プログラム、およびテストプログラムと応用
プログラムのどちらを実行するかを判別する分岐ルーチ
ン、テストプログラムにアクセスする前に暗証コードと
の照合を行う暗証コード確認ルーチンを格納した読み出
し専用記憶手段と、各プログラムの実行および制御を行
う制御手段と、カード外部との信号の入出力制御を行う
入出力制御手段と、各手段間の信号伝送を行うアドレス
バス、データバスおよび各種制御線を含む信号伝送手段
と、応用プログラム実行中は少なくとも不揮発性記憶手
段内の暗証コードが書き込まれた領域を含む領域へのア
クセスができないように、アドレスの所定の位のアドレ
スビット値を限定する、制御手段に接続された信号伝送
手段のアドレスバス上に設けられたアドレス限定手段と
、を備えたＩＣカードにある． ［作用］ この発明においては、応用プログラム実行中にＥＥＰＲ
ＯＭ中の暗証コードが書き込まれた領域のアドレスが指
定されても、そのアドレスはアドレス限定手段によって
別の領域（暗証コードが書き込まれた領域を含まない）
のアドレスに切り換えられる． ［実施例］ 以下、この発明の一実施例を図について説明する６この
発明の一実施例によるＩＣカードにおいては、ＥＥＰＲ
ＯＭ（５）内にテストプログラム実行中でないとアクセ
スできない領域を構成するために、第１図に示すように
、アドレスバス、データバスおよび各種制御線を含む内
部バス（２）とＣＰＵ（１）の間のアドレスバス（２ａ
）上にアドレス限定回路（１００）が設けられている。
内蔵したＩＣカードであって、テストプログラムへのア
クセスにセキュリティを掛けるための暗証コード等が書
き込まれる書き込み可能な不揮発性記憶手段と、テスト
プログラム、ＩＣカードを使用するために各種機能を実
行する応用プログラム、およびテストプログラムと応用
プログラムのどちらを実行するかを判別する分岐ルーチ
ン、テストプログラムにアクセスする前に暗証コードと
の照合を行う暗証コード確認ルーチンを格納した読み出
し専用記憶手段と、各プログラムの実行および制御を行
う制御手段と、カード外部との信号の入出力制御を行う
入出力制御手段と、各手段間の信号伝送を行うアドレス
バス、データバスおよび各種制御線を含む信号伝送手段
と、応用プログラム実行中は少なくとも不揮発性記憶手
段内の暗証コードが書き込まれた領域を含む領域へのア
クセスができないように、アドレスの所定の位のアドレ
スビット値を限定する、制御手段に接続された信号伝送
手段のアドレスバス上に設けられたアドレス限定手段と
、を備えたＩＣカードにある． ［作用］ この発明においては、応用プログラム実行中にＥＥＰＲ
ＯＭ中の暗証コードが書き込まれた領域のアドレスが指
定されても、そのアドレスはアドレス限定手段によって
別の領域（暗証コードが書き込まれた領域を含まない）
のアドレスに切り換えられる． ［実施例］ 以下、この発明の一実施例を図について説明する６この
発明の一実施例によるＩＣカードにおいては、ＥＥＰＲ
ＯＭ（５）内にテストプログラム実行中でないとアクセ
スできない領域を構成するために、第１図に示すように
、アドレスバス、データバスおよび各種制御線を含む内
部バス（２）とＣＰＵ（１）の間のアドレスバス（２ａ
）上にアドレス限定回路（１００）が設けられている。
このアドレス限定回路（１００）はアドレスバス（２ａ
）の上位２つのアドレスビット線（＾０１４） （＾Ｄ
１５）上に設けられており、インバータ回路（１０１）
、第１および第２ＡＮＤ回路（１０２） （１０４）お
よびフリップ・フロップ回路（１０３）（Ｆ ．Ｆで示
す）から構成されている．インバータ回路（１０１）の
入力端子には、最上位アドレスビット線（＾Ｄ１５）が
接続されている．第ＬＡＮＤ回路（１０２）の入力端子
には、インバータ回路（１０１）の出力端子と第２位の
上位アドレスビット線（＾Ｄ１４）が接続されている．
第Ｉ ＡＮＤ回路（１０２）の出力端子はＦ．Ｆ回路（
１０３）の入力端子に接続されている。そして第２ＡＮ
Ｄ回路（１０４）の入力端子には、このＦ．Ｆ回路（１
０３）の出力端子とアドレスビット線（＾Ｄ１５）が接
続され、その出力が実際の最上位のアドレスビット（八
〇１５ａ）となる．なお、その池のカードの全体的構成
、およびシステムＲＯＭ（３）および応用Ｒ Ｏ Ｍ
（４ ）に格納されたプログラムの構成は、第３図およ
び第４図に示す従来のものと同じであるため説明は省略
する． 次にＥＥＰＲＯＭ（５）内にテストプログラム実行中で
ないとアクセスできない領域ができるメカニズムを第１
図、並びにＥＥＰＲＯＭ（５）、システムＲ Ｏ Ｍ
（３ ’）および応用ＲＯＭ（４）のメモリマップを示
す第２Ａ図、第２Ｂ図を参照しながら説明する．第１図
において、Ｆ．Ｆ回路（１０３）は１ビットのデータを
記憶する．リセット端子（Ｐ ３ ）（第３図および第
４図参照）にカード外部からリセット信号が与えられて
ＣＰＵ（１）がリセットされ、その後リセットが解除さ
れた後は、Ｆ．Ｆ回路（１０３）の出力には“Ｈ”レベ
ルが渫持される．その後、第ＬＡＮＤ回路（１０２）か
らＦ．Ｆ回路＜１０３）がリセット信号を受けると、次
にＣＰＵ（１）がリセッｌ〜されるまでＦ．Ｆ回路（１
０３）の出力は“Ｌ”レベルとなる．すなわち、ＣＰＵ
（１）のリセット解除後はシステムＲＯＭ（３）および
応用Ｒ Ｏ Ｍ （４ ）のメモリマップは第２Ａ図に
示すものになっている。ＥＥＰＲＯＭ（５）中の暗証コ
ード（５１）が書き込まれる部分は、ＥＥＰＲＯＭ（暗
証コード）（５１ａ）でしめされる部分に当たる．その
後、分岐ルーチン（３２）においてＩ／Ｏ端子（Ｐ５）
から信号入力が無い場合には、すなわちテストプログラ
ム（３１）を実行するという命令信号を受けなかった場
合には応用プログラム（４１）へ移行し、ＣＰＵ（１）
は応用プログラム（４１）の実行開始アドレスをアクセ
スする．第２Ａ図に示されるように、応用ＲＯＭ（４）
のメモリマップ上のアドレスは（４ ０ ０ ０Ｈ）〜
（７ＦＦＦＨ）の範囲にあり（ここで″４０００Ｈ゛や
゛’７ Ｆ Ｆ Ｆ Ｈ”の一番右の″Ｈ”はＨｅｘの
意味で、“４０００″や“７ＦＦＦ”が１６進数である
ことを示している）、この範囲のアドレスではアドレス
：Ｉ− Ｆ タｌｌ ハ１３ｉ１ Ｌ ハ、 （Ｑｌ
＊＊ ＊車車車 １本本 本車車本）というように最
上位アドレスビット（＾Ｄ１５）が“Ｏ”（ここでは“
Ｌ”レベル）、その１桁下位のアドレスビットく＾Ｄ１
４）が“１“゜（ここでは“Ｈ″レベル）になる．従っ
てＦ．Ｆ回路（１０３）がリセットされてその出力信号
は“Ｌ”レベルとなり、その状態はＣＰＵ（１）が次に
リセットされるまで維持される．これにより実際にアド
レスバス（２ａ）に送られる最上位アドレスく＾Ｄ１５
ａ）である第２ＡＮＤ回路（１０４）の出力は“Ｌ”レ
ベルすなわち“０″に保持される．そして、最上位アド
レスビットが“ドであるＥＥＰＲＯＭ（暗証コード＞（
５１ａ）の部分を含む領域（Ａ）で示される、メモリマ
ップ上のアドレス（８０００Ｈ）〜（ＦＦＦＦＨ）の範
囲の部分はアクセス不可能となる．この時のメモリマッ
プは第２Ｂ図に示すものとなる．第２Ｂ図から応用プロ
グラム（４１）からはＥＥＰＲＯＭ（５）のＥＥＰＲＯ
Ｍ（暗証コード）（５１ａ）の部分を除いた部分はアク
セスできることが理解できる．また第２Ａ図において、
テストプログラム（３１）が格納されているシステムＲ
ＯＭ（４）のメモリマップ上のアドレスは、最上位アド
レスビットが常に“１”である．従ってテストプログラ
ム実行中には，第ＬＡＮＤ回路（１０２）からＦ．Ｆ回
路（１０３）ヘリセット信号が出力されることはなく、
暗証コード《５１》が書き込まれたＥＥＰＲＯＭ（暗証
コード）（５１ａ）の部分をアクセスすることができる
． なお、上記実施例ではアドレスの最上位のアドレスビッ
トとその１つ下位のアドレスビットの場合について述べ
たが、この発明はこれに限定されるものではなく、メモ
リマップの構成とセキュリティを掛けたい領域のメモリ
マップ上の位置に応じて、アドレス中の適当な連続する
２つの位のビッｌ〜を選択して、これらのアドレスビ・
ント線に対してアドレス限定回路を設ければよい。
）の上位２つのアドレスビット線（＾０１４） （＾Ｄ
１５）上に設けられており、インバータ回路（１０１）
、第１および第２ＡＮＤ回路（１０２） （１０４）お
よびフリップ・フロップ回路（１０３）（Ｆ ．Ｆで示
す）から構成されている．インバータ回路（１０１）の
入力端子には、最上位アドレスビット線（＾Ｄ１５）が
接続されている．第ＬＡＮＤ回路（１０２）の入力端子
には、インバータ回路（１０１）の出力端子と第２位の
上位アドレスビット線（＾Ｄ１４）が接続されている．
第Ｉ ＡＮＤ回路（１０２）の出力端子はＦ．Ｆ回路（
１０３）の入力端子に接続されている。そして第２ＡＮ
Ｄ回路（１０４）の入力端子には、このＦ．Ｆ回路（１
０３）の出力端子とアドレスビット線（＾Ｄ１５）が接
続され、その出力が実際の最上位のアドレスビット（八
〇１５ａ）となる．なお、その池のカードの全体的構成
、およびシステムＲＯＭ（３）および応用Ｒ Ｏ Ｍ
（４ ）に格納されたプログラムの構成は、第３図およ
び第４図に示す従来のものと同じであるため説明は省略
する． 次にＥＥＰＲＯＭ（５）内にテストプログラム実行中で
ないとアクセスできない領域ができるメカニズムを第１
図、並びにＥＥＰＲＯＭ（５）、システムＲ Ｏ Ｍ
（３ ’）および応用ＲＯＭ（４）のメモリマップを示
す第２Ａ図、第２Ｂ図を参照しながら説明する．第１図
において、Ｆ．Ｆ回路（１０３）は１ビットのデータを
記憶する．リセット端子（Ｐ ３ ）（第３図および第
４図参照）にカード外部からリセット信号が与えられて
ＣＰＵ（１）がリセットされ、その後リセットが解除さ
れた後は、Ｆ．Ｆ回路（１０３）の出力には“Ｈ”レベ
ルが渫持される．その後、第ＬＡＮＤ回路（１０２）か
らＦ．Ｆ回路＜１０３）がリセット信号を受けると、次
にＣＰＵ（１）がリセッｌ〜されるまでＦ．Ｆ回路（１
０３）の出力は“Ｌ”レベルとなる．すなわち、ＣＰＵ
（１）のリセット解除後はシステムＲＯＭ（３）および
応用Ｒ Ｏ Ｍ （４ ）のメモリマップは第２Ａ図に
示すものになっている。ＥＥＰＲＯＭ（５）中の暗証コ
ード（５１）が書き込まれる部分は、ＥＥＰＲＯＭ（暗
証コード）（５１ａ）でしめされる部分に当たる．その
後、分岐ルーチン（３２）においてＩ／Ｏ端子（Ｐ５）
から信号入力が無い場合には、すなわちテストプログラ
ム（３１）を実行するという命令信号を受けなかった場
合には応用プログラム（４１）へ移行し、ＣＰＵ（１）
は応用プログラム（４１）の実行開始アドレスをアクセ
スする．第２Ａ図に示されるように、応用ＲＯＭ（４）
のメモリマップ上のアドレスは（４ ０ ０ ０Ｈ）〜
（７ＦＦＦＨ）の範囲にあり（ここで″４０００Ｈ゛や
゛’７ Ｆ Ｆ Ｆ Ｈ”の一番右の″Ｈ”はＨｅｘの
意味で、“４０００″や“７ＦＦＦ”が１６進数である
ことを示している）、この範囲のアドレスではアドレス
：Ｉ− Ｆ タｌｌ ハ１３ｉ１ Ｌ ハ、 （Ｑｌ
＊＊ ＊車車車 １本本 本車車本）というように最
上位アドレスビット（＾Ｄ１５）が“Ｏ”（ここでは“
Ｌ”レベル）、その１桁下位のアドレスビットく＾Ｄ１
４）が“１“゜（ここでは“Ｈ″レベル）になる．従っ
てＦ．Ｆ回路（１０３）がリセットされてその出力信号
は“Ｌ”レベルとなり、その状態はＣＰＵ（１）が次に
リセットされるまで維持される．これにより実際にアド
レスバス（２ａ）に送られる最上位アドレスく＾Ｄ１５
ａ）である第２ＡＮＤ回路（１０４）の出力は“Ｌ”レ
ベルすなわち“０″に保持される．そして、最上位アド
レスビットが“ドであるＥＥＰＲＯＭ（暗証コード＞（
５１ａ）の部分を含む領域（Ａ）で示される、メモリマ
ップ上のアドレス（８０００Ｈ）〜（ＦＦＦＦＨ）の範
囲の部分はアクセス不可能となる．この時のメモリマッ
プは第２Ｂ図に示すものとなる．第２Ｂ図から応用プロ
グラム（４１）からはＥＥＰＲＯＭ（５）のＥＥＰＲＯ
Ｍ（暗証コード）（５１ａ）の部分を除いた部分はアク
セスできることが理解できる．また第２Ａ図において、
テストプログラム（３１）が格納されているシステムＲ
ＯＭ（４）のメモリマップ上のアドレスは、最上位アド
レスビットが常に“１”である．従ってテストプログラ
ム実行中には，第ＬＡＮＤ回路（１０２）からＦ．Ｆ回
路（１０３）ヘリセット信号が出力されることはなく、
暗証コード《５１》が書き込まれたＥＥＰＲＯＭ（暗証
コード）（５１ａ）の部分をアクセスすることができる
． なお、上記実施例ではアドレスの最上位のアドレスビッ
トとその１つ下位のアドレスビットの場合について述べ
たが、この発明はこれに限定されるものではなく、メモ
リマップの構成とセキュリティを掛けたい領域のメモリ
マップ上の位置に応じて、アドレス中の適当な連続する
２つの位のビッｌ〜を選択して、これらのアドレスビ・
ント線に対してアドレス限定回路を設ければよい。
また、第１図に示したアドレス限定回路を含むこの発明
のＩＣカードの内部横成も、一般には従来のものと同様
に全て単一半導体上に形成することができることは言う
までもない． ［発明の効果］ 以上のようにこの発明によるＩＣ力−ドにおいては、ア
ドレスバス上にアドレス限定回路を設けて、ＥＥＰＲＯ
Ｍ内にテストプログラム実行中でないとアクセスできな
い領域を設けて、この領域にテストプログラムへのアク
セスにセキュリティを掛けるための暗証コードを書き込
むようにしたので、暗証コードの書き換えはできるがユ
ーザが使用する応用プログラムから暗証コードを読み書
きすることはできず、セキュリティのより向上したＩＣ
カードが提供できる．
のＩＣカードの内部横成も、一般には従来のものと同様
に全て単一半導体上に形成することができることは言う
までもない． ［発明の効果］ 以上のようにこの発明によるＩＣ力−ドにおいては、ア
ドレスバス上にアドレス限定回路を設けて、ＥＥＰＲＯ
Ｍ内にテストプログラム実行中でないとアクセスできな
い領域を設けて、この領域にテストプログラムへのアク
セスにセキュリティを掛けるための暗証コードを書き込
むようにしたので、暗証コードの書き換えはできるがユ
ーザが使用する応用プログラムから暗証コードを読み書
きすることはできず、セキュリティのより向上したＩＣ
カードが提供できる．
第１図はこの発明の一実施例によるＩＣカードに設けら
れるアドレス限定回路の構成を示す回路図、第２Ａ図お
よび第２Ｂ図は第１図のアドレス限定回路によるメモリ
マップの切り換わりを説明するための図、第３図は従来
のＩＣカードの内部構成を概略的に示すブロック図、第
４図は第３図に示すＩＣカードのＲＯＭ部分に格納され
たプログラムの構成を示すためのフローチャート図であ
る．
れるアドレス限定回路の構成を示す回路図、第２Ａ図お
よび第２Ｂ図は第１図のアドレス限定回路によるメモリ
マップの切り換わりを説明するための図、第３図は従来
のＩＣカードの内部構成を概略的に示すブロック図、第
４図は第３図に示すＩＣカードのＲＯＭ部分に格納され
たプログラムの構成を示すためのフローチャート図であ
る．
Claims (1)
- 【特許請求の範囲】 製品テスト用のテストプログラムを内蔵したＩＣカー
ドであって、 テストプログラムへのアクセスにセキュリティを掛ける
ための暗証コード等が書き込まれる書き込み可能な不揮
発性記憶手段と、 上記テストプログラム、ＩＣカードを使用するために各
種機能を実行する応用プログラム、および上記テストプ
ログラムと上記応用プログラムのどちらを実行するかを
判別する分岐ルーチン、上記テストプログラムにアクセ
スする前に上記暗証コードとの照合を行う暗証コード確
認ルーチンを格納した読み出し専用記憶手段と、 上記各プログラムの実行および制御を行う制御手段と、 カード外部との信号の入出力制御を行う入出力制御手段
と、 上記各手段間の信号伝送を行うアドレスバス、データバ
スおよび各種制御線を含む信号伝送手段と、 上記応用プログラム実行中は少なくとも上記不揮発性記
憶手段内の暗証コードが書き込まれた領域を含む領域へ
のアクセスができないように、アドレスの所定の位のア
ドレスビット値を限定する、上記制御手段に接続された
上記信号伝送手段のアドレスバス上に設けられたアドレ
ス限定手段と、を備えたＩＣカード。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1114246A JP2682700B2 (ja) | 1989-05-09 | 1989-05-09 | Ｉｃカード |
| GB8919231A GB2232281B (en) | 1989-05-09 | 1989-08-24 | Ic card |
| US07/398,509 US5206938A (en) | 1989-05-09 | 1989-08-25 | Ic card with memory area protection based on address line restriction |
| FR8911450A FR2646942B1 (fr) | 1989-05-09 | 1989-08-31 | Carte a circuit integre |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1114246A JP2682700B2 (ja) | 1989-05-09 | 1989-05-09 | Ｉｃカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02293196A true JPH02293196A (ja) | 1990-12-04 |
| JP2682700B2 JP2682700B2 (ja) | 1997-11-26 |
Family
ID=14632952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1114246A Expired - Fee Related JP2682700B2 (ja) | 1989-05-09 | 1989-05-09 | Ｉｃカード |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5206938A (ja) |
| JP (1) | JP2682700B2 (ja) |
| FR (1) | FR2646942B1 (ja) |
| GB (1) | GB2232281B (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5202923A (en) * | 1989-11-30 | 1993-04-13 | Kabushiki Kaisha Toshiba | Portable electronic device capable of registering subprograms |
| HUT63931A (en) * | 1990-04-27 | 1993-10-28 | Scandic Int Pty Ltd | Method and apparatus for validating active cards, as well as machine operating by said apparatus |
| JPH0452890A (ja) * | 1990-06-15 | 1992-02-20 | Mitsubishi Electric Corp | Ｉｃカード |
| FR2668274B1 (fr) * | 1990-10-19 | 1992-12-31 | Gemplus Card Int | Circuit integre a securite d'acces amelioree. |
| JP3125070B2 (ja) * | 1990-12-14 | 2001-01-15 | 三菱電機株式会社 | Ｉｃカード |
| FR2673016B1 (fr) * | 1991-02-19 | 1993-04-30 | Gemplus Card Int | Procede de protection d'un circuit integre contre les utilisations frauduleuses. |
| FR2675602B1 (fr) * | 1991-04-16 | 1995-04-14 | Hewlett Packard Co | Procede et dispositif de protection d'un systeme informatique. |
| DE4229710B4 (de) * | 1991-09-09 | 2008-06-05 | Samsung Electronics Co., Ltd. | Digitales Audiodatenspeicherungssystem und damit ausgerüstetes digitales Audio-System |
| WO1993010498A1 (en) * | 1991-11-12 | 1993-05-27 | Microchip Technology Inc. | Security for on-chip microcontroller memory |
| KR940005696B1 (ko) * | 1991-11-25 | 1994-06-22 | 현대전자산업 주식회사 | 보안성 있는 롬(rom)소자 |
| GB2263348B (en) * | 1992-01-14 | 1995-08-09 | Rohm Co Ltd | Microcomputer and card having the same |
| DE4205567A1 (de) * | 1992-02-22 | 1993-08-26 | Philips Patentverwaltung | Verfahren zum steuern des zugriffs auf einen speicher sowie anordnung zur durchfuehrung des verfahrens |
| JP2935613B2 (ja) * | 1992-10-15 | 1999-08-16 | 沖電気工業株式会社 | Ｉｃカードおよびｉｃカードシステム |
| JPH06236447A (ja) * | 1993-02-09 | 1994-08-23 | Mitsubishi Electric Corp | Ｉｃカード用マイクロコンピュータ |
| US5506757A (en) * | 1993-06-14 | 1996-04-09 | Macsema, Inc. | Compact electronic data module with nonvolatile memory |
| JPH0744672A (ja) * | 1993-07-28 | 1995-02-14 | Oki Electric Ind Co Ltd | Ｉｃカード及びｉｃカードシステム |
| US5446869A (en) * | 1993-12-30 | 1995-08-29 | International Business Machines Corporation | Configuration and RAM/ROM control of PCI extension card residing on MCA adapter card |
| US5491827A (en) * | 1994-01-14 | 1996-02-13 | Bull Hn Information Systems Inc. | Secure application card for sharing application data and procedures among a plurality of microprocessors |
| US5608684A (en) * | 1994-10-13 | 1997-03-04 | Hewlett-Packard Company | System and method for RAM power and data backup utilizing a capacitor and ROM |
| US5606710A (en) * | 1994-12-20 | 1997-02-25 | National Semiconductor Corporation | Multiple chip package processor having feed through paths on one die |
| JPH08305635A (ja) * | 1995-05-01 | 1996-11-22 | Nec Corp | ワンチップｃｐｕ |
| US5539252A (en) * | 1995-05-16 | 1996-07-23 | Macsema, Inc. | Fastener with onboard memory |
| US5721877A (en) * | 1995-05-31 | 1998-02-24 | Ast Research, Inc. | Method and apparatus for limiting access to nonvolatile memory device |
| US6144219A (en) * | 1995-10-26 | 2000-11-07 | Advanced Micro Devices, Inc. | System and method for isolation of varying-power backed memory controller inputs |
| US5706239A (en) * | 1996-02-27 | 1998-01-06 | Centennial Technologies, Inc. | Rechargeable SRAM/flash PCMCIA card |
| DE19623145B4 (de) * | 1996-06-10 | 2004-05-13 | Robert Bosch Gmbh | Verfahren zum Betreiben eines Steuergerätes mit einer über eine Programmiervorrichtung programmierbaren Speichereinrichtung |
| US5901303A (en) * | 1996-12-27 | 1999-05-04 | Gemplus Card International | Smart cards, systems using smart cards and methods of operating said cards in systems |
| EP0926601A1 (en) | 1997-12-24 | 1999-06-30 | STMicroelectronics S.r.l. | Data protection method for a semiconductor memory and corresponding protected memory device |
| US6357665B1 (en) * | 1998-01-22 | 2002-03-19 | Mondex International Limited | Configuration of IC card |
| US6583945B1 (en) | 1998-10-30 | 2003-06-24 | Iomega Corporation | Method for irreversibly write-securing a magnetic storage cartridge |
| US6292874B1 (en) * | 1999-10-19 | 2001-09-18 | Advanced Technology Materials, Inc. | Memory management method and apparatus for partitioning homogeneous memory and restricting access of installed applications to predetermined memory ranges |
| JP4810846B2 (ja) * | 2005-03-15 | 2011-11-09 | 富士ゼロックス株式会社 | プログラムデータの不正利用を阻止するプログラム |
| JP4256859B2 (ja) * | 2005-04-21 | 2009-04-22 | シャープ株式会社 | 半導体記憶装置 |
| US20070102529A1 (en) * | 2005-11-08 | 2007-05-10 | Macsema, Inc. | Information devices |
| US7908118B2 (en) * | 2005-11-14 | 2011-03-15 | Macsema, Inc. | System and methods for testing, monitoring, and replacing equipment |
| US7680625B2 (en) * | 2005-11-14 | 2010-03-16 | Macsema, Inc. | Systems and methods for monitoring system performance |
| FR2910657B1 (fr) * | 2006-12-22 | 2012-11-16 | Ingenico Sa | Procede de verification de conformite d'une plateforme electronique et/ou d'un programme informatique present sur cette plateforme, dispositif et programme d'ordinateur correspondants. |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2266222B1 (ja) * | 1974-03-25 | 1980-03-21 | Moreno Roland | |
| GB1561482A (en) * | 1976-11-18 | 1980-02-20 | Ibm | Protection of data processing system against unauthorised programmes |
| EP0109504A3 (en) * | 1982-11-18 | 1987-03-25 | International Business Machines Corporation | Protection system for storage and input/output facilities and the like |
| US4569048A (en) * | 1983-09-19 | 1986-02-04 | Genrad, Inc. | Method and apparatus for memory overlay |
| JPS6068441A (ja) * | 1983-09-22 | 1985-04-19 | Fujitsu Ltd | ワンチツプ・マイクロ・コンピユ−タ |
| JPH0682405B2 (ja) * | 1986-01-14 | 1994-10-19 | カシオ計算機株式会社 | テストプログラム起動方式 |
| JPS62204345A (ja) * | 1986-03-05 | 1987-09-09 | Oki Electric Ind Co Ltd | マイクロコンピユ−タ |
| JP2514954B2 (ja) * | 1987-03-13 | 1996-07-10 | 三菱電機株式会社 | Ｉｃカ−ド |
| JP2501874B2 (ja) * | 1988-06-30 | 1996-05-29 | 三菱電機株式会社 | Ｉｃカ―ド |
| JPH0758502B2 (ja) * | 1988-06-30 | 1995-06-21 | 三菱電機株式会社 | Ｉｃカード |
-
1989
- 1989-05-09 JP JP1114246A patent/JP2682700B2/ja not_active Expired - Fee Related
- 1989-08-24 GB GB8919231A patent/GB2232281B/en not_active Expired - Lifetime
- 1989-08-25 US US07/398,509 patent/US5206938A/en not_active Expired - Lifetime
- 1989-08-31 FR FR8911450A patent/FR2646942B1/fr not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB2232281B (en) | 1993-07-07 |
| GB2232281A (en) | 1990-12-05 |
| GB8919231D0 (en) | 1989-10-04 |
| JP2682700B2 (ja) | 1997-11-26 |
| FR2646942B1 (fr) | 1993-08-20 |
| US5206938A (en) | 1993-04-27 |
| FR2646942A1 (fr) | 1990-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02293196A (ja) | Ｉｃカード | |
| JP2597153B2 (ja) | 書込み保護装置 | |
| US6505279B1 (en) | Microcontroller system having security circuitry to selectively lock portions of a program memory address space | |
| US4777355A (en) | IC card and system for checking the functionality thereof | |
| US5826007A (en) | Memory data protection circuit | |
| US5039850A (en) | IC card | |
| US5159183A (en) | Ic card | |
| US5721877A (en) | Method and apparatus for limiting access to nonvolatile memory device | |
| JPS6325893A (ja) | 電気的にプログラム可能なｒｏｍにデ−タをプログラムする方法 | |
| JP3125070B2 (ja) | Ｉｃカード | |
| US6510501B1 (en) | Non-volatile memory read/write security protection feature selection through non-volatile memory bits | |
| US20040186947A1 (en) | Access control system for nonvolatile memory | |
| JP3025842B2 (ja) | マイクロプロセッサを備える電子システムのメモリ領域を保護するための装置 | |
| JP2650474B2 (ja) | 集積回路 | |
| JPH05266681A (ja) | Ｅｅｐｒｏｍ | |
| US5657444A (en) | Microprocessor with secure programmable read only memory circuit | |
| JPH04256145A (ja) | 集積回路装置 | |
| JP2004021421A (ja) | メモリ装置の制御方法およびそのプログラムならびに記録媒体 | |
| JPH05225361A (ja) | レジスタ書換え方式 | |
| JP3057326B2 (ja) | Ｉｃカード | |
| JP2929696B2 (ja) | シングルチップマイクロコンピュータ | |
| JP3912447B2 (ja) | メモリシステムおよび外部不揮発メモリの使用方法 | |
| JPH11167525A (ja) | 不揮発性メモリ混載マイコン及びその不揮発性メモリ書換え方法並びに不揮発性メモリ混載マイコンの不揮発性メモリ書換えプログラムを記録した記録媒体 | |
| JP3389317B2 (ja) | 集積回路のテスト回路 | |
| JP3205998B2 (ja) | シングルチップマイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |