JPH0318937A - 複合的なテストデータ作成方法 - Google Patents

複合的なテストデータ作成方法

Info

Publication number
JPH0318937A
JPH0318937A JP1152268A JP15226889A JPH0318937A JP H0318937 A JPH0318937 A JP H0318937A JP 1152268 A JP1152268 A JP 1152268A JP 15226889 A JP15226889 A JP 15226889A JP H0318937 A JPH0318937 A JP H0318937A
Authority
JP
Japan
Prior art keywords
test data
logic
generation step
logic method
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1152268A
Other languages
English (en)
Inventor
Yasushi Kono
河野 安志
Takashi Ishiyama
石山 俊
Iku Moriwaki
森脇 郁
Fujio Yokoyama
横山 不二夫
Katsumi Sekiguchi
克己 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1152268A priority Critical patent/JPH0318937A/ja
Publication of JPH0318937A publication Critical patent/JPH0318937A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、論理回路のテストに使用されるテストデータ
のコンピュータによる自動作成に関し、特に、複数のア
ルゴリズムの併用によるテストデータの自動作成に関す
る。
〔従来の技術〕
論理回路テストデータのコンピュータによる自動作成は
、従来から行なわれている。一般に、組合せ論理回路用
テストデータに比較して、順序論理回路用テストデータ
の作成は非常に困難であって、遥かに長い時間を要し、
かつ、作成すべきテストデータの量も膨大である。組合
せ論理回路用テストデータを生成するアルゴリズムの一
例は、IBM JOURNAL OF RESEARC
II AND D[VELOPEMENT。
1966.7.第278〜291頁に記載されているD
アルゴリズムであり、順序論理回路用テストデータを生
成するアルゴリズムの一例は、IEEETRANSAC
TIONS ON COMPUTER3,VOL、 C
−20、Na 6 。
JtlNE  l 971 、第639〜647頁に記
載されている拡張Dアルゴリズムである。
LSI技術の発達につれて、テストすべき論理回路は非
常に複雑で大規模なものになってきた。
このような論理回路の多くは、多数の段をなして相互接
続された多数の論理ゲートと、これらの段の間の詰所に
設けられた多数のフリップフロップ(又はラッチ)とを
含み、こうして複雑な順序論理回路を形成する。したが
って、そのためのテストデータの作成は困難を極める。
この困難を緩和する有力な方法の一つが、14thDA
 Conference Proceedings、 
1977 、6 +第460〜494頁に記載されてい
る。この方法(本明細書において分割組合せ論理法と呼
ぶ)では、論理回路の設計に対して特定のルール群が課
せられる。この設計ルール群に従って設計された論理回
路は、原則として入力側フリップフロップ(又はラッチ
)群と出力側フリップフロップ群により仕切られた、組
合せ論理ブロックの群に分割することができ、そして、
各フリップフロップ群は、そこへのデータの書込み(ス
キャンイン)とそこからのデータの読出しくスキャンア
ウト)を、組合せ論理ブロックを通さずに行なうことが
できるように構成される。これらの組合せ論理ブロック
のそれぞれは、その入力側フリップフロップ群に入力テ
ストパターンをスキャンインし、その出力側フリップフ
ロップ群の内容をスキャンアウトすることによって、個
々にテストすることができ、したがって、スキャンイン
/アウト回路と個々の比較的小規模な組合せ論理ブロッ
クのためのテストデータを、作成すればよいことになる
〔発明が解決しようとする課題〕
分割組合せ論理法は、前述のように、特定の設計ルール
群が守られることを必要とする。ところが、複雑で大規
模な論理回路のすべての部分にわたってこの設計ルール
群を守ることは、実際問題として困難であり、その結果
、分割組合せ論理法ではテストできない順序論理回路部
分が、相当数形成される。したがって、分割組合せ論理
法のみによったのでは、充分な故障検出率を達成するこ
とができない。更に、たとえ前記設計ルール群が充分に
守られていても、100%の故障検出率は必ずしも達成
できない。
さればといって、すべてのテストデータを一般順序論理
回路用のテストデータ作成法(本明細書において一般順
序論理法と呼ぶ)によって作成すれば、前述のような不
利を忍ばなければならない。
更に、前記二つの方法を併用するにしても、特別な工夫
無しには、故障検出点の重複が生じ、長時間を費して冗
長度の高い大量のテストデータを作り出す結果となって
、甚だ効率が悪い。
本発明の課題は、分割組合せ論理法によるテストデータ
作成法と、一般順序論理法によるテストデータ作成法を
効果的に組合せることによって、故障検出率が高く、か
つ、無、駄のない、複雑・大規模な論理回路用のテスト
データを、なるべく短時間で自動的に作成することにあ
る。
〔課題を解決するための手段〕
本発明による方法は、まず、第1生成ステップにおいて
、分割組合せ論理法のための設計ルール群を満たしてい
る回路部分について、分割組合せ論理法によるテストデ
ータの生成を試み、その後の第2生成ステップにおいて
、第1生成ステップでテストデータの生成が成功したも
の以外の回路部分について、一般順序論理法によるテス
トデータの生成を試み、そして、両生成ステップにおい
て生成されたテストデータを併合して、−組のテストデ
ータを作成する。
第2生成ステップの処理対象を明確にするために、第1
生成ステップでテストデータの生成が成功した故障想定
点を識別する情報を蓄積し、第2生成ステップを、この
情報により識別されるもの以外の故障想定点に対して実
行するのがよい。
更に、第2生成ステップでテストデータの生成が成功し
た故障想定点を識別する情報も蓄積し、面識別情報を用
いて、作成されるテストデータの総合故障検出率を決定
するようにしてもよい。
〔作用〕
本発明によれば、能率の良い分割組合せ論理法が先に適
用されて、可能な限りのテストデータが生成され、その
後に、この方法ではテストデータが生成できなかった部
分のみが、能率の悪い一般順序論理法の適用を受ける。
したがって、故障検出率が高く、シかも無駄のないテス
トデータを、短時間で作成することができる。加えて、
所要の設計ルール群は満たしながら分割組合せ論理法で
はテストデータが生成できなかった部分は、−穀類序論
理法により、再度、テストデータの生成が試みられ、し
たがって、故障検出率が一層向上する。
第1生成ステップでテストデータの生成が成功した故障
想定点を識別する情報は、−穀類序論理法の適用範囲を
指定するための、簡便で確実な手段として役立つ。
また、前記識別情報と、第2生成ステップでテストデー
タの生成が成功した故障検出点を識別する情報とを用い
て、テストデータの総合故障検出率を計算することがで
きる。
〔実施例〕
第2図は、本発明の方法の実施に使用されるコンピュー
タの構成の一例を、ブロックダイヤグラムで示す。中央
処理装置1は、論理設計データファイル2から被テスト
論理回路の論理設計データを読込んで、主記憶装置3中
のテストデータ作成プログラム30を実行し、テストデ
ータを作成して、それをテストデータファイル4に格納
する。
テストデータ作成プログラム30は、分割組合せ論理法
によりテストデータを生成するプログラム31と、−穀
類序論理法によりテストデータを生成するプログラム3
2と、いくつかの補助プログラムとからなる。更に、被
テスト論理回路中の故障想定点のリストを含む管理テー
ブル33が、主記憶装置3中に用意される。
第3図は、被テスト論理回路の内部構造を概念的に図示
する。論理回路5は、所定の設計ルール群を満たし、し
たがって分割組合せ論理法の適用が可能な第1部分6と
、この設計ルール群を満たさず、したがって分割組合せ
論理法が適用できない第2部分7に分割することができ
る。第1部分6は、スキャンイン/アウト回路8と、1
個又はそれ以上のサブ論理回路9とからなり、各サブ論
理回路9は、一般に、スキャンイン・スキャンアウトが
可能な複数のフリップフロップ10,11゜12と、こ
れらのフリップフロップのいくつかを入力側に持ち、残
りを出力側に持つ組合せ論理ブロック13とからなる。
第2部分7は、前記設計ルールに反して接続された1個
又はそれ以上のフリップフロップ14と、そのようなフ
リップフロップへの入力信号が伝播する論理回路と、そ
れからの出力信号が伝播する論理回路とからなり、これ
らの論理回路は、第1部分6と共通な回路要素を含むこ
ともありうる。
スキャンイン・スキャンアウトは、前ii 14 th
DA Conference Proceedings
に記載されたように、シフトレジスタを構成するように
相互接続されたフリップフロップ群へのシフトイン・シ
フトアウトによって行なわれてもよいし、また、個有の
アドレスが与えられた各フリップフロップへ及びそこか
らの直接の書込み・読出しによって行なわれてもよい。
管理テーブル33は、第4図に示されるように、各論理
ゲートの各入出力端子について1個ずつ用意される多数
のレコード34がらなり、各レコード34は、対応する
ゲートを識別するゲート番号35と、対応する端子を識
別する端子番号36と、対応する端子に対するテストデ
ータが作成されたか否かを示す処理フラグ37を含む。
次に1本発明によるテストデータ作成手順の−例を、第
1図のフローチャートを参照しつつ説明する。中央処理
装置1は、被テスト論理回路の設計データを論理設計デ
ータファイルから読出した後、第4図に示されるような
管理テーブル33を作成し、すべての処理フラグ37を
“0″に初期化する(ステップ100)。続いて、中央
処理装置1は、以下の処理を行なう。
まず、分割組合せ論理法の適用可能な回路部分6(第3
図)が抽出される(ステップ101)。
このステップは、所定の設計ルール群が満たされている
か否かを回路の各部についてチエツクする処理と、これ
を満たしている回路部分6をいくつかの適当なサイズの
サブ論理回路9に分割する処理を含む0次いで、分割組
合せ論理法によるテストデータの生成が試みられる(ス
テップ102)。
このステップは、スキャンイン/アウト回路8のための
テストデータの生成と、各サブ論理回路中の組合せ論理
ブロック13のためのテストデータの生成を含む。設計
ルール群チエツク方法の一例は、前掲14 th AD
 Conference Proceedingsの第
469〜478頁に記載されており、サブ論理回路への
分割方法とテストデータ生成方法の一例は、同書の第4
79〜485頁に記載されている。ステップ102の進
行中、テストデータの生成が成功した故障想定点に対応
する処理フラグ37(第4図)は、パ1′″にセットさ
れる(ステップ103)。
次に、管理テーブル33製参照して、処理フラグ37が
“0″にとどまっている故障想定点のためのテストデー
タの生成が、−穀類序論理法を用いて試みられる(ステ
ップ104)。−穀類序論理法の一例は、前掲IEEE
 TRANSACTIONSに記載された拡張Dアルゴ
リズムである。この処理において、ステップ102にお
いてテストデータの生成の不成功であった故障想定点に
ついても、テストデータの作成が一般順序論理法により
再度試みられる。テストデータの生成が成功した故障想
定点に対応する処理フラグ37は、ステップ103にお
けるのと同様に、141 Hにセットされる(ステップ
105)。
ステップ103の後で処理フラグ37が“0”にとどま
っていたすべての故障想定点について、ステップ104
がテストデータの生成の試みを終了すると、ステップ1
02で生成されたテストデータとステップ104で生成
されたテストデータが併合されて、−組のテストデータ
が完成される(ステップ106)。最後に、こうして作
成された一組のテストデータの故障検出率が、管理テー
ブル中の各処理フラグ37の値を用いて計算されて(ス
テップ107)、処理は終了する。
変形として、ステップ103の終了後にも故障検出率を
計算して、その結果を出力し、次のステップに入るか否
かを使用者に間合わせてもよい。
テストデータ作成プログラムは、主記憶装置に常駐する
必要はなく、平常は適当な外部記憶装置に格納されてい
て、必要に応じてそこから主記憶装置に転送されてもよ
い。更に、それは、分割組合せ論理法による生成プログ
ラム、−穀類序論理法による生成プログラムその他の複
数のプログラムモジュールに分割され、所要のプログラ
ムモジュールが必要に応じて外部記憶装置から主記憶装
置に転送されてもよい。その場合、分割組合せ論理法に
よる生成プログラムと一般順序論理法による生成プログ
ラムにそれぞれの管理テーブルを用意して、各処理フラ
グの値が前者のプログラムの管理テーブルから後者のプ
ログラムの管理テーブルに引継がれるようにしてもよい
〔発明の効果〕
以上の説明から明らかなように、本発明によれば、分割
組合せ論理法と一般順序論理法が効果的に組合わされ、
それにより、故障検出率が高く、かつ無駄のない、複雑
・大規模な論理回路用のテストデータを、短時間で作成
することができる。
【図面の簡単な説明】
第1図は本発明によるテストデータ作成方法の一実施例
を示すフローチャートであり、第2図は本発明の実施に
使用されるコンピュータの構成の一例を示すブロックダ
イヤグラムであり、第3図は被テスト論理回路の構造を
概念的に示す図であり、第4図は第1図に示された実施
例で使用される管理テーブルの一例を示す図である。 101・・・分割組合せ論理法のための設計ルール群を
満たす回路部分の抽出、102・・・第1生成ステップ
、すなわち、分割組合せ論理法によるテストデータの生
成、103・・・第1生成ステップでテストデータが生
成できた故障想定点の登録、104・・・第2生成ステ
ップ、すなわち、−穀類序論理法によるテストデータの
生成、105・・・第2生成ステップでテストデータが
作成できた故障想定点の登録、106・・・テストデー
タの併合、107・・・故障検出率の計算。

Claims (1)

  1. 【特許請求の範囲】 1、被テスト論理回路の構造を表わすデータからコンピ
    ュータによりテストデータを自動的に作成する過程にお
    いて、前記被テスト論理回路における分割組合せ論理法
    のための設計ルール群を満たす回路部分を抽出するステ
    ップと、前記の抽出された回路部分のためのテストデー
    タの生成を前記分割組合せ論理法により試みる第1生成
    ステップと、前記第1生成ステップにおいてテストデー
    タの生成が成功した部分を除く回路部分のためのテスト
    データの生成を一般順序論理法により試みる第2生成ス
    テップと、前記第1生成ステップにより生成されたテス
    トデータと前記第2生成ステップにより生成されたテス
    トデータを併合するステップとを有する、テストデータ
    作成方法。 2、請求項1において、前記第1生成ステップは、テス
    トデータの生成が成功した故障想定点を識別する第1識
    別情報を蓄積するステップを含み、前記第2生成ステッ
    プは、前記第1識別情報を参照して、その情報により識
    別されるものを除く故障想定点に対してテストデータの
    生成を試みる、テストデータ作成方法。 3、請求項2において、前記第2生成ステップは、当該
    ステップにおいてテストデータの生成が成功した故障想
    定点を識別する第2識別情報を蓄積するステップを含み
    、前記方法は、更に、前記テストデータ全体の故障検出
    率を前記第1及び第2識別情報に基づいて決定するステ
    ップを有する、テストデータ作成方法。
JP1152268A 1989-06-16 1989-06-16 複合的なテストデータ作成方法 Pending JPH0318937A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1152268A JPH0318937A (ja) 1989-06-16 1989-06-16 複合的なテストデータ作成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1152268A JPH0318937A (ja) 1989-06-16 1989-06-16 複合的なテストデータ作成方法

Publications (1)

Publication Number Publication Date
JPH0318937A true JPH0318937A (ja) 1991-01-28

Family

ID=15536781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1152268A Pending JPH0318937A (ja) 1989-06-16 1989-06-16 複合的なテストデータ作成方法

Country Status (1)

Country Link
JP (1) JPH0318937A (ja)

Similar Documents

Publication Publication Date Title
US5513339A (en) Concurrent fault simulation of circuits with both logic elements and functional circuits
JP3851357B2 (ja) トランジスタ回路のタイミング特性抽出方法、タイミング特性ライブラリを記憶した記憶媒体、lsiの設計方法、及びゲート抽出方法
US6457161B1 (en) Method and program product for modeling circuits with latch based design
JP4405599B2 (ja) 集積回路設計用の設計シェルの生成及び使用方法
JPH0318937A (ja) 複合的なテストデータ作成方法
JP3159165B2 (ja) 故障診断における推定論理状態管理方法及びその装置並びにプログラムを記録した機械読み取り可能な記録媒体
Parodi et al. A non-enumerative path delay fault simulator for sequential circuits
US7606692B2 (en) Gate-level netlist reduction for simulating target modules of a design
US6377909B1 (en) Method and apparatus for preparing a logic simulation model and recording medium for storing the same
JP2633539B2 (ja) 論理集積回路のテストデータ作成方式
JP2930087B2 (ja) 論理設計支援システム
JP2996153B2 (ja) Asic検証方法
JPH04340623A (ja) データ・グループ化処理方法
JP2532738B2 (ja) 論理回路の故障シミュレ―ション方法
JPH11154169A (ja) タイミング解析システムおよびタイミング解析方法
Vinnakota et al. Fast fault translation
JPH0194275A (ja) 分割診断システム
CN120181014A (zh) 一种物理设计方法、装置、服务器及存储介质
JPS62159246A (ja) 故障シミユレ−シヨン方式
Ker et al. Functional test pattern generation for asynchronous circuits
JP2990813B2 (ja) 故障シミュレーション方法
JPH0562381B2 (ja)
JP2810071B2 (ja) スキヤン回路の製造方法
JPH046134B2 (ja)
Li et al. Logic and fault simulation by cellular automata