JPH03189575A - 半導体装置の試験方法および試験装置 - Google Patents

半導体装置の試験方法および試験装置

Info

Publication number
JPH03189575A
JPH03189575A JP1330438A JP33043889A JPH03189575A JP H03189575 A JPH03189575 A JP H03189575A JP 1330438 A JP1330438 A JP 1330438A JP 33043889 A JP33043889 A JP 33043889A JP H03189575 A JPH03189575 A JP H03189575A
Authority
JP
Japan
Prior art keywords
test
voltage
terminal
switch
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1330438A
Other languages
English (en)
Inventor
Yukio Yanagisawa
柳澤 幸雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1330438A priority Critical patent/JPH03189575A/ja
Publication of JPH03189575A publication Critical patent/JPH03189575A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置の試験方法および試験装置に関し、測定時間
を短縮して効率化を図りつつ、被測定デバイスおよび試
験装置にダメージを与えることなく容易、かつ安定に試
験および評価を行うことのできる半導体装置の試験方法
および試験装置を提供することを目的とし、 請求項1記載の発明では、試験対象となる被測定デバイ
スのバイアス電源を印加した状態でその測定端子に対し
、試験電源供給装置の電源印加端子を接続し、次いで、
前記測定端子の開放電圧を検出し、該検出した電圧と同
じ値となる電源を試験電源供給装置から測定端子に供給
し、次いで、試験用の正規の設定電源を測定端子に供給
して被測定デバイスの試験を行い、試験後は元の端子電
圧に戻した後、試験電源供給装置の電源印加端子と前記
測定端子との接続を断とするように構成する。
請求項2記載の発明では、被測定デバイスを試験する前
後の初期状態と、被測定デバイスを試験している試験状
態とを切り換えるとともに、試験前の初期状態は、試験
電源供給手段の電源印加端子と被測定デバイスの測定端
子とを接続し、試験後の初期状態は、両者の接続を断と
する切換手段と、試験前の初期状態のとき、試験対象と
なる被測定デバイスのバイアス電源を印加した状態でそ
の測定端子の開放電圧を検出する電圧検出手段と、電圧
検出手段により検出した開放電圧を記憶、保持する電圧
保持手段と、試験前の初期状態のとき、電圧保持手段の
保持電圧と同じ値となる電源を被測定デバイスの測定端
子に供給し、試験状態に切り換えられると、試験用の正
規の設定電源を該測定端子に供給して被測定デバイスの
試験を行い、試験後は再び元の前記保持電圧に戻して試
験後の初期状態に戻る試験電源供給手段と、を備えるよ
うに構成する。
〔産業上の利用分野〕
本発明は、半導体、特に高電圧用デバイスや大電力用デ
バイスといったアナログ系ICの電気的特性評価を行う
装置の電源(プログラマブル定電圧・定電流電源)につ
いての改良を図った半導体装置の試験方法および試験装
置に関する。
半導体装置、例えばLSIの試験(tes t)は、被
測定LSIに試験パターンまたは信号を入力し、LSI
からの出力値を期待値と比較してLSIの機能の良否を
判定したり、入出力信号、電源部分の電圧、電流などの
アナログ値を測定したりするものである。近時、LSI
、更にVLS Iへと集積度が向上し、機能が複雑にな
り試験の困難性が増すのに伴って、試験方法の検討は設
計段階でも重要な位置を占めるようになっている。
〔従来の技術〕
従来の半導体特性を評価する試験装置では、多数の評価
項目がある場合、その都度電源をオフした状態で被測定
デバイスに試験装置の電源を接続し、次に電源オン□測
定□電源オフといった方法で測定を実行している。
〔発明が解決しようとする課題〕
しかしながら、このような従来の試験装置にあっては、
容量性負荷等が接続されたデバイスを試験して評価する
場合に、各項目毎に電源をオン/オフする構成であった
ため、定常状態になるまでの待ち時間が増加し、試験お
よび評価の時間が増大して効率が悪いという問題点があ
った。
一方、これを幾分でも解消するために、例えばバイアス
電源を印加した状態で被測定端子のみ電源ラインの切り
替えを行うという方法で測定時間の短縮を図ることも考
えられるが、この場合、電源を接続した瞬間に被測定デ
バイスの開放端子電圧と設定電圧の差により瞬間的に大
電流が流れるという新たな不具合が発生する。これは、
被測定デバイスの被測定端子がすべて一律に同じ電圧で
試験できないからであり、異なる試験電圧の印加が要求
される場合には上記両者の電圧間に差があると、急激に
大電流が流れて試験装置および被測定デバイスの双方に
ダメージを与える。その結果、安定な評価ができなくな
る。このような不具合は、特に高電圧用デバイスや大電
力用デバイス(例えば、±15V〜300■程度)のよ
うなアナログ系ICの電気的特性評価を行う場合に著し
い。
また、試験装置を定電流源として被測定デバイスに一定
電流を供給しようとする場合、デバイスへ接続する前の
状態では定電流源を構成する際の電圧値が定まらないた
め(定電流源では負荷によって一定電流を流すための電
圧値が異なるから)、結局、上記同様に大きな電位差が
生じる場合があり、同様の不具合が発生する。
そこで本発明は、測定時間を短縮して効率化を図りつつ
、被測定デバイスおよび試験装置にダメージを与えるこ
となく容易、かつ安定に試験および評価を行うことので
きる半導体装置の試験方法および試験装置を提供するこ
とを目的としている。
〔課題を解決するための手段〕
本発明による半導体装置の試験方法および試験装置は上
記目的達成のため、請求項1記載の発明では、試験対象
となる被測定デバイスのバイアス電源を印加した状態で
その測定端子に対し、試験電源供給装置の電源印加端子
を接続し、次いで、前記測定端子の開放電圧を検出し、
該検出した電圧と同じ値となる電源を試験電源供給装置
から測定端子に供給し、次いで、試験用の正規の設定電
源を測定端子に供給して被測定デバイスの試験を行い、
試験後は元の端子電圧に戻した後、試験電源供給装置の
電源印加端子と前記測定端子との接続を断とするように
している。
請求項2記載の発明では、被測定デバイスを試験する前
後の初期状態と、被測定デバイスを試験している試験状
態とを切り換えるとともに、試験前の初期状態は、試験
電源供給手段の電源印加端子と被測定デバイスの測定端
子とを接続し、試験後の初期状態は、両者の接続を断と
する切換手段と、試験前の初期状態のとき、試験対象と
なる被測定デバイスのバイアス電源を印加した状態でそ
の測定端子の開放電圧を検出する電圧検出手段と、電圧
検出手段により検出した開放電圧を記憶、保持する電圧
保持手段と、試験前の初期状態のとき、電圧保持手段の
保持電圧と同じ値となる電源を被測定デバイスの測定端
子に供給し、試験状態に切り換えられると、試験用の正
規の設定電源を該測定端子に供給して被測定デバイスの
試験を行い、試験後は再び元の前記保持電圧に戻して試
験後の初期状態に戻る試験電源供給手段と、を備えてい
る。
〔作用〕
本発明では、試験前の初期状態のとき、被測定デバイス
のバイアス電源が印加された状態でその測定端子に対し
、試験電源供給装置の電源印加端子が接続されて測定端
子の開放電圧が検出され、その後、該検出電圧と同じ値
となる電源が測定端子に供給される。次いで、試験状態
になると、試験用の正規の設定電源が測定端子に供給さ
れて被測定デバイスの試験が行われ、試験後は元の端子
電圧に戻した後、電源印加端子と測定端子との接続が断
たれて試験後の初期状態に戻り、その後、次の測定端子
の試験に移り、同様の処理が行われていく。
したがって、被測定デバイスの測定端子と試験電源供給
装置の電源印加端子とが同電位の状態で接続され、バイ
アス電源を印加したまま測定端子のみ電源ラインを切り
換えて試験が行われることとなり、測定時間の短縮を図
りつつ、ダメージを与えずに容易、かつ安定に試験およ
び評価が行われる。
〔原理説明〕
第1図は本発明の原理説明図である。
第1図において、1はアナログ系ICとしての被測定デ
バイスで、多数の測定端子2を有するものである。被測
定デバイス1より図中左側部分は試験電源供給装置を示
している。3は試験電源供給装置の電源印加端子、4は
スイッチ5を介して電源印加端子3に接続される試験電
源供給手段、6はスイッチ7を介して電源印加端子3に
接続される電圧検出手段、8はスイッチ7の出力を記憶
、保持する電圧保持手段、9は電圧保持手段8の出力と
被測定デバイス1の試験を行うための測定条件設定入力
とを切り換えるスイッチである。
スイッチ5、スイッチ7およびスイッチ9は切換手段1
0を構成しており、切換手段10は被測定デバイス1を
試験する前後の初期状態と、被測定デバイス1を試験し
ている試験状態とを切り換えるもので、試験前の初期状
態のときスイッチ5をオフ、スイッチ7をオンし、スイ
ッチ9をX側に切り換える。また、試験状態のときスイ
ッチ5をオン、スイッチ7をオフし、スイッチ9をy側
に切り換える。さらに試験後の初期状態のときスイッチ
5.7をオフする。
電圧検出手段6は試験前の初期状態のとき、試験対象と
なる被測定デバイス1のバイアス電源を印加した状態で
その測定端子2の開放電圧を検出する。電圧保持手段8
は外部からのサンプリングストローブ入力に同期して電
圧検出手段6により検出した開放電圧を記憶、保持する
。試験電源供給手段4は試験前の初期状態のとき、電圧
保持手段8の保持電圧と同じ値となる電源を被測定デバ
イス1の測定端子2に供給し、試験状態に切り換えられ
ると、外部からの測定条件設定入力に基づいて試験用の
正規の設定電源を該測定端子2に供給して被測定デバイ
ス1の試験を行い、試験後は再び元の前記保持電圧に戻
す。
以上の構成において、試験は次の手順で行われる。まず
、被測定デバイス1にバイアス電源を印加して試験前の
初期状態とし、同時にスイッチ5をオフ、スイッチ7を
オンし、スイッチ9をX側に切り換える。そして、電源
印加端子3を被測定デバイス1のある1つの測定端子2
に接続する。
次いで、電圧検出手段6により測定端子2に現れた開放
電圧を検出する。このとき、電圧検出手段6は開放電圧
をある程度予測し、その指定レンジで電圧を検出し、電
圧保持手段8に出力する。次いで、サンプリングストロ
ーブが外部から電圧保持手段8に入力された時点に同期
して電圧保持手段8が開放電圧の検出値をホールドし、
スイッチ9を介して試験電源供給手段4に出力する。サ
ンプリングストローブは試験の適切な手順に従い、最適
な時期に電圧保持手段8に出力される。次いで、スイッ
チ5をオン、スイッチ7をオフし、スイッチ9をy側に
切り換えて試験状態に移行する。
試験状態になると、スイッチ9を介して取り込まれる測
定条件設定入力に従い試験電源供給手段4によって、最
初は前記検出電圧(ホールド電圧)と同じ値となる電源
を測定端子2に供給し、その後、試験用の正規の設定電
源を測定端子2に供給して被測定デバイス1の試験を行
う。したがって、被測定デバイス1の測定端子2と試験
電源供給手段4とが同電位の状態で接続されることによ
り、その後被測定デバイス1の電気的特性評価を行うた
めに試験電源供給手段4の電圧が上昇、あるいは下降す
る。そのため、被測定デバイスlに接続するときの急激
な電圧、電流の変化を防ぐことができ、被測定デバイス
1および試験電源供給装置の双方へのダメージを無(し
、容易、かつ安定に測定(評価)を行うことができる。
次いで、測定が終了すると、まず、試験電源供給手段4
の出力電圧を再び元の端子電圧(開放電圧)に戻し、そ
の後スイッチ5をオフ、スイッチ7をオン(オフでもよ
い)し、スイッチ9をX側に切り換えて切換手段10を
再び初期状態に復帰させてから電源印加端子3を測定端
子2から離し、被測定デバイス1にバイアス電源を印加
したまま、次の測定端子2に電源印加端子3を接続して
その測定に移行する。以後は、順次このような動作を繰
り返して被測定デバイス1の残りの測定端子2について
必要な測定を行う。したがって、被測定デバイス1にバ
イアス電源を印加したまま測定端子2への接続を次々に
切り換えて試験を行うことができ、測定時間の短縮を図
ることができる。
〔実施例〕
以下、上記原理に基づく本発明の実施例について説明す
る。
第2図は本発明の第1実施例を示す図である。
第2図の説明に当たり、第1図と同一構成部分には同一
番号を付して重複説明を省略する。第2図において、2
1はスイッチ22を介して電源印加端子3に接続される
電源アンプ、23は測定条件としての電源設定入力信号
(ディジタル信号)をアナログ値に変換するD/Aコン
バータであり、電源アンプ21はスイッチ9を介して供
給されるD/Aコンバータ23からの信号に基づいて試
験のための電圧を発生しスイッチ22を通して電源印加
端子3に供給する。電源アンプ21およびD/Aコンバ
ータ23は試験電源供給手段24を構成する。なお、ス
イッチ22としては2接点のものが用いられ、電源アン
プ21の閉ループライン(電源印加端子3を経由するル
ープライン)を完全に断とできる構成になっている。こ
れは、電源印加端子3に電源を供給するときラインの長
さ等にかかわらず正確な試験電圧を供給できるようにす
るため、電源アンプ21の出力を閉ループで入力側に返
して電圧制御を行うためである。
25はスイッチ7を介して電源印加端子3に接続される
電圧検出手段であり、電圧検出手段25はアンプ26、
電圧レンジ切換回路27および抵抗R11R2により構
成され、測定端子2の開放電圧を検出し、電圧レンジ切
換回路27の指定レンジによりアンプ26で規格化した
電圧値に変換して電圧保持回路(電圧保持手段に相当)
28に出力する。電圧保持回路28は外部からのサンプ
リングストローブ入力に同期してアンプ26により検出
した開放電圧を記憶、保持し、スイッチ9およびバッフ
ァアンプ29に出力する。
バッファアンプ29を含む破線で図示した部分は本装置
を定電流源として使用する場合に必要な構成である。な
お、この場合はスイッチ9のy側接点のみが用いられる
。バッファアンプ29は電圧保持回路28の出力を増幅
し、スイッチ30を介して電源アンプ21の出力側のノ
ードN、に供給し、このノードN、を開放電圧と同じ電
圧値に保つようにする。これは、定電流源として用いる
場合は電源アンプ21を電源印加端子3に接続する前に
予め測定端子2の開放電圧と同じ値とするためである。
また、ノードN、の部分にはスイッチ31が電源アンプ
21の出力ループを短絡可能なように介挿されている。
スイッチ7、スイッチ9、スイッチ22、スイッチ30
およびスイッチ31は切換手段32を構成しており、本
装置を電圧源として用いる場合は、試験前の初期状態の
ときスイッチ22をオフ、スイッチ7をオン、スイッチ
31をオン、スイッチ30をオフし、スイッチ9をX側
に切り換える。また、試験状態のときスイッチ22をオ
ン、スイッチ7をオフ、スイッチ31をオフ、スイッチ
30をオフし、スイッチ9をy側に切り換える。さらに
、試験後の初期状態のときスイッチ22およびスイッチ
7をオフ、スイッチ31をオンし、スイッチ9を一応X
側に切り換える。一方、本装置を定電流源として使う場
合は試験前後の初期状態のときスイッチ30をオンし、
試験状態のときオフするという処理が上記に加えられる
以上の構成において、まず本装置と電圧源として使用す
る場合から説明する。概略の手順は先に本発明の原理説
明の項で述べたものと同じであるから、重複説明を避け
、実施例特有の異なる部分を主に説明する。
まず、被測定デバイス1にバイアス電源を印加して試験
前の初期状態とし、同時にスイッチ22をオフ、スイッ
チ7をオン、スイッチ31をオン、スイッチ30をオン
、スイッチ9をX側に切り換える。
そして、電源印加端子3を被測定デバイス1のある1つ
の測定端子2に接続する。このとき、電源アンプ21の
出力ループはスイッチ31によって閉回路が構成される
から、電源アンプ21は正常に動作可能となっている。
次いで、アンプ26により測定端子2に現れた開放電圧
を検出し、その後、サンプリングストローブが外部から
電圧保持回路28に入力された時点に同期して電圧保持
回路28が開放電圧の検出値をホールドし、スイッチ9
を介して電源アンプ21に出力する。
次いで、スイッチ22をオン、スイッチ7をオフ、スイ
ッチ31をオフし、スイッチ9をy側に切り換えて試験
状態に移行する。試験状態になると、試験のための電圧
値変更等の手順を含む電源設定入力信号がD/Aコンバ
ータ23によってD/A変換されスイッチ9を介して電
源アンプ21に取り込まれ、電源アンプ21により最初
は前記検出電圧(ホールド電圧)と同じ値となる電圧が
測定端子2に供給され、その後、試験用の正規の設定電
圧が測定端子2に供給されて被測定デバイスlの試験が
行われる。したがって、被測定デバイス1の測定端子2
と電源アンプ21とが同電位の状態で接続されることと
なり、その後被測定デバイス1の電気的特性評価を行う
ために電源アンプ21の電圧が上昇、あるいは下降する
。そのため、被測定デバイスlに接続するときの急激な
電圧、電流の変化を防ぐことができ、被測定デバイス1
および試験電源供給装置の双方へのダメージを無くし、
容易、かつ安定に測定(評価)を行うことができる。
次いで、測定が終了すると、まず電源アンプ21の出力
電圧を再び元の端子電圧(開放電圧)に戻し、その後、
まずスイッチ31をオンしてスイッチ22をオフ、スイ
ッチ7をオンし、スイッチ9をX側に切り換えて切換手
段32を再訊初期状態に復帰させてから電源印加端子3
を測定端子2から離し、被測定デバイス1にバイアス電
源を印加したまま次の測定端子2に電源印加端子3を接
続してその測定に移行する。以後は、順次このような動
作を繰り返して被測定デバイスlの残りの測定端子2に
ついて必要な測定を行う。したがって、被測定デバイス
1にバイアス電源を印加したまま測定端子2への接続を
次々に切り換えて試験を行うことができ、上記効果に加
えて測定時間の短縮を図ることができる。
一方、本装置を試験のために定電流源として使用する場
合は、初期状態でスイッチ30をオンとして電圧保持回
路28により保持された開放電圧をバンファアンブ29
を通してノードN1に供給する。
これにより、電源アンプ21の出力ライン、すなわちノ
ードN、を開放電圧に保つだけの電流がスイッチ31を
介して閉ループを流れる。そして、この状態でノードN
1を開放電圧と同じ電圧値に保ったままスイッチ22を
オン、スイッチ7をオフして電源印加端子3を測定端子
2に接続する。したがって、同電位であるから電源印加
端子3と測定端子2の間に電流は流れず、双方のダメー
ジは全く生じない。その後、スイッチ31をオフ、スイ
ッチ30をオフし、さらにスイッチ9をy側に切り換え
て電源アンプ21からの出力電流の値を要求値にして被
測定デバイス1の測定端子2について電流特性の測定を
行う。
測定が終了すると、電源印加端子3と測定端子2の間に
流れる電流を0に戻すように電源アンプ21の出力を調
整した後、スイッチ31をオン、スイッチ30をオン、
スイッチ7をオン、スイッチ22をオフし、スイッチ9
をX側に切り換えて切換手段32を再び初期状態に戻す
。以後は電圧源として使用する場合と同様に次の測定端
子2に移行する。
したがって、定電流源として使用する場合も上記と同様
の効果を得ることができる。
次に、第3図は本発明の第2実施例を示す図であり、本
実施例は開放電圧の検出値を保持するのにディジタル値
を用いた例である。すなわち、第3図において、アンプ
26の出力は電圧保持回路41に入力されており、電圧
保持回路(電圧保持手段に相当)41はアンプ26によ
る開放電圧の検出値をサンプリングストローブに同期し
てA/D変換しnビットのディジタル値としてホールド
し、このディジタル値をスイッチ42のX側端子に出力
する。
スイッチ42のX側端子には電源設定入力信号がnジ・
ントのディジタル値として加えられる。スイッチ42は
他のスイッチ7.22.31とともに切換手段43を構
成する。また、D/Aコンバータ23は電源アンプ21
の直前、すなわちスイッチ42の後段側に配置されてい
る。その他は第1実施例と同様である(但し、定電流源
として使う場合の構成部分は省略)。
したがって、本実施例では電圧保持回路41以降の処理
がディジタルで行われ、特に本装置をマイクロコンピュ
ータを用いて制御するような場合に有利である。
なお、実際上、上記各実施例では測定や評価の手順をマ
イクロコンピュータを用いて制御するようにすれば好ま
しい。
〔発明の効果〕
本発明によれば、高電圧用のデバイスや大電力用デバイ
スの電気的特性評価を行う場合に各測定条件設定のため
試験装置の電源をバイアス電源の印加された被測定デバ
イスへ接続するときの急激な電圧・電流の変化を防止す
ることができ、測定時間を短縮して効率化を図りつつ、
被測定デバイスおよび試験装置にダメージを与えること
なく容易、かつ安定に試験および評価を行うことができ
る。
【図面の簡単な説明】
第1図は本発明の原理説明図、 第2図は本発明に係る半導体装置の試験方法および試験
装置の第1実施例を示す構成図、第3図は本発明に係る
半導体装置の試験方法および試験装置の第2実施例を示
す構成図である。 1・・・・・・被測定デバイス、 2・・・・・・測定端子、 3・・・・・・電源印加端子、 4・・・・・・試験電源供給手段、 5.7.9.22.30.42・・・・・・スイッチ、
6.25・・・・・・電圧検出手段、 8・・・・・・電圧保持手段、 10.32.43・・・・・・切換手段、21・・・・
・・電源アンプ、 23・・・・・・D/Aコンバータ、 24・・・・・・試験電源供給手段、 26・・・・・・アンプ、 27・・・・・・電圧レンジ切換回路、28.41・・
・・・・電圧保持回路、29・・・・・・バッファアン
プ。

Claims (2)

    【特許請求の範囲】
  1. (1)試験対象となる被測定デバイスのバイアス電源を
    印加した状態でその測定端子に対し、試験電源供給装置
    の電源印加端子を接続し、 次いで、前記測定端子の開放電圧を検出し、該検出した
    電圧と同じ値となる電源を試験電源供給装置から測定端
    子に供給し、 次いで、試験用の正規の設定電源を測定端子に供給して
    被測定デバイスの試験を行い、 試験後は元の端子電圧に戻した後、試験電源供給装置の
    電源印加端子と前記測定端子との接続を断とするように
    したことを特徴とする半導体装置の試験方法。
  2. (2)被測定デバイスを試験する前後の初期状態と、被
    測定デバイスを試験している試験状態とを切り換えると
    ともに、試験前の初期状態は、試験電源供給手段の電源
    印加端子と被測定デバイスの測定端子とを接続し、試験
    後の初期状態は、両者の接続を断とする切換手段と、 試験前の初期状態のとき、試験対象となる被測定デバイ
    スのバイアス電源を印加した状態でその測定端子の開放
    電圧を検出する電圧検出手段と、 電圧検出手段により検出した開放電圧を記憶、保持する
    電圧保持手段と、 試験前の初期状態のとき、電圧保持手段の保持電圧と同
    じ値となる電源を被測定デバイスの測定端子に供給し、
    試験状態に切り換えられると、試験用の正規の設定電源
    を該測定端子に供給して被測定デバイスの試験を行い、
    試験後は再び元の前記保持電圧に戻して試験後の初期状
    態に戻る試験電源供給手段と、 を備えたことを特徴とする半導体装置の試験装置。
JP1330438A 1989-12-20 1989-12-20 半導体装置の試験方法および試験装置 Pending JPH03189575A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1330438A JPH03189575A (ja) 1989-12-20 1989-12-20 半導体装置の試験方法および試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1330438A JPH03189575A (ja) 1989-12-20 1989-12-20 半導体装置の試験方法および試験装置

Publications (1)

Publication Number Publication Date
JPH03189575A true JPH03189575A (ja) 1991-08-19

Family

ID=18232617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1330438A Pending JPH03189575A (ja) 1989-12-20 1989-12-20 半導体装置の試験方法および試験装置

Country Status (1)

Country Link
JP (1) JPH03189575A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012078287A (ja) * 2010-10-05 2012-04-19 Advantest Corp 試験装置及び試験方法
US8197036B2 (en) 2008-03-12 2012-06-12 Ricoh Company, Ltd. Liquid discharging head with increased strength and image forming apparatus including the liquid discharging head

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8197036B2 (en) 2008-03-12 2012-06-12 Ricoh Company, Ltd. Liquid discharging head with increased strength and image forming apparatus including the liquid discharging head
JP2012078287A (ja) * 2010-10-05 2012-04-19 Advantest Corp 試験装置及び試験方法
CN102445646A (zh) * 2010-10-05 2012-05-09 爱德万测试株式会社 测试装置及测试方法
US9222966B2 (en) 2010-10-05 2015-12-29 Advantest Corporation Test apparatus and test method

Similar Documents

Publication Publication Date Title
US5057774A (en) Apparatus for measuring the quiescent current of an integrated monolithic digital circuit
US6937006B2 (en) Pin electronics interface circuit
US6255839B1 (en) Voltage applied type current measuring circuit in an IC testing apparatus
KR100561557B1 (ko) 누설 전류 보상회로를 구비하는 테스터 모듈, 집적회로 테스터 및 그 조작 방법
US8179154B2 (en) Device, test apparatus and test method
CN113900003A (zh) 芯片引脚的断线检测装置及检测方法
JP2003532082A (ja) 短絡スイッチを備えた電子回路デバイスおよびそのデバイスを試験する方法
JP2000243795A (ja) バーンインテスタにおける電源電流測定回路
JPH03189575A (ja) 半導体装置の試験方法および試験装置
US7256602B2 (en) Electrical circuit and method for testing integrated circuits
JP4259692B2 (ja) 回路基板検査装置
JP3353288B2 (ja) Lsi試験装置
JPH11326441A (ja) 半導体試験装置
US6724182B2 (en) Tester and testing method for differential data drivers
KR100363936B1 (ko) Ic 시험방법 및 이 시험방법을 이용한 ic 시험장치
JPH01129432A (ja) 集積回路
JPH0438303Y2 (ja)
JPS60253883A (ja) 定電流負荷兼定電圧印加電流測定器
JP2002311082A (ja) 電源電流検出回路および電源電流検出装置
JP2565866Y2 (ja) Icテスタの並列接続デバイス電源
JP4173229B2 (ja) Ic試験装置
JP2561076Y2 (ja) 抵抗測定装置
JPH0611471Y2 (ja) 直流電圧・電流発生装置
JPH05870Y2 (ja)
JPH05180883A (ja) 抵抗値測定装置