JPH03189626A - アクティブマトリクス型液晶表示装置とその駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 高精細で高画質表示を達成できるアクティブマトリクス
型液晶表示装置とその駆動方法に関し、アクティブマト
リクス型液晶表示装置のスキャンバスラインとデータバ
スラインの双方ともに、ライン数を低減するとともに、
インターレース駆動をも可能とすることを目的とし、 互いに直交配置されたスキャンバスラインとデータバス
ラインとの各交差部に、互いに閾値電圧の異なる複数の
ｎチャネル薄膜トランジスタと、互いに閾値電圧の異な
る複数のｐチャネル薄膜トランジスタ、及び、各薄膜ト
ランジスタのそれぞれにより駆動される複数の画素電極
とを設けた構成とし、また、前記各スキャンバスライン
を走査するに際し、各スキャンバスラインに印加する電
圧を、各スキャンバスラインに接続するｎチャネルおよ
びｐチャネルの”ａｍ）ランジスタのそれぞれに関して
、全トランジスタを導通可能な電圧とした後、導通して
いるトランジスタのうち閾値電圧が最も高いトランジス
タが非導通となる如く時分割的に変化させることを特徴
とする。

〔産業上の利用分野〕 本発明は、高精細で高画質表示を達成できるアクティブ
マトリクス型液晶表示装置とその駆動方法に関する。

近年、液晶表示パネルはポケットテレビ等での実用化が
進んでおり、更に情報端末等の用途を目指して高精細化
や高画質化が要求されている。

〔従来の技術〕

従来のアクティブマトリクス型液晶表示パネルは、第４
図の等価回路に示す如く、スキャンバスラインＳＢとデ
ータバスラインＤＢとの交差部に、画素電極Ｅと各画素
電極Ｅ対応に薄膜トランジスタ（ＴＰＴ）Ｔとを配置し
ている。

このアクティブマトリクス型液晶表示パネルを情報端末
用を目指して高精細化するためには、パスライン抵抗を
所定値以下に保つため、スキャンバスラインＳＢおよび
データバスラインＤＢの幅を、ある値より細くできない
、そのため、表示領域中に占める画素電極Ｅの面積の割
合、即ち開口率が低下し、表示が暗くなるという問題が
ある。

また、パスライン数の増加に伴い、フレキシブル・ケー
ブルのピッチや、ドライバＩＣ数の増加が問題となる。

〔発明が解決しようとする課題〕

このような問題を解消するため、互いに直交配置したス
キャンバスラインＳＢとデータバスラインＤＢとの各交
差部に、それぞれ複数個の画素電極Ｅおよび各画素電極
対応の薄膜トランジスタＴを設け、それら各交点位置に
設けた薄膜トランジスタの閾値電圧ｖｔｈをそれぞれ異
ならしめた構成や、上記各交点位置に配設する複数個の
薄膜トランジスタを、ｎチャネルとｐチャネルの組合せ
とした構成を、本発明者らは先に提案した。

前者の構成では、スキャンバスラインとデータバスライ
ンのいずれか一方または双方のライン数を低減できるが
、インターレース駆動を行なうことができず、後者の構
成ではライン数を低減できるのは、スキャンバスライン
とデータバスラインのうち、いずれか一方に限られる。

液晶表示装置が大型化かつ高精細化する趨勢下にあって
は、スキャンバスライン数もデータバスライン数も共に
増大し、双方ともにライン数を低減することが強く要請
されるとともに、インターレース駆動も不可欠となる。

本発明は上記要請に基づいてなされたものであって、ア
クティブマトリクス型液晶表示装置のスキャンバスライ
ンとデータバスラインの双方ともに、ライン数を低減す
るとともに、インターレース駆動をも可能とすることを
目的とする。

〔課題を解決するための手段〕

本発明のアクティブマトリクス型液晶表示装置は、上記
問題点を解決するため、互いに直交配置されたスキャン
バスラインとデータバスラインとの各交差部に、互いに
閾値電圧の異なるｎチャネル薄膜トランジスタと、互い
に閾値電圧の異なるｐチャネル薄膜トランジスタ、及び
、各薄膜トランジスタのそれぞれにより駆動される画素
電極とを設けた構成とする。

またその駆動方法は、前記各スキャンバスラインを走査
するに際し、各スキャンバスラインに印加する電圧を、
各スキャンバスラインに接続するｎチャネルおよびｐチ
ャネルの薄膜トランジスタのそれぞれに関して、全素子
を導通可能な電圧とした後、導通している素子のうち閾
値電圧が最も高い素子が非導通となる如く時分割的に変
化させる。

第１図（ａｌは本発明に係るアクティブマトリクス型液
晶表示装置の構成例を示す図であって、スキャンバスラ
インＳＢとデータバスラインＤＢとの各交差部に、閾値
電圧ｖｔｈの異なる２個のｎチャネル薄膜トランジスタ
と、２個のｐチャネル薄膜トランジスタを設けた例であ
る。

上記４個の薄膜トランジスタＴ、−Ｔ、の閾値電圧特性
を、第１図（ｂｌにＶｔｈｌ〜Ｖｔｈ４で示す如く選ぺ
ば、第１図（ａｌの構成は、スキャンバスラインＳＢを
挟んで、上側にｎチャネル素子、下側にｐチャネル素子
を、スキャンバスラインＳＢに沿って配列した例となる
。

上記構成とした場合、スキャンバスラインＳＢに印加す
る走査電圧の極性により、ｎチャネル素子Ｔ　ｒ、　Ｔ
　＊　、またはｐチャネル素子Ｔ、、Ｔ、のいずれか一
方のみが選択対象となり、他方は電圧の値に無関係に非
選択状態を保つ。

また、選択対象となった素子群Ｔ＋、Ｔｚ　　（または
Ｔ　ｓ、　Ｔ　−）のうち、閾値電圧Ｖ　ｔｈｅ、　Ｖ
　ｔｈｚ　　（またはＶ　ｔｈｚ、　Ｖ　ｔｈ４）の絶
対値が、印加された走査電圧Ｖ＋、Ｖ＊　　（またはＶ
ＩＶ４）の絶対値より高いものは非選択すなわちオフと
なり、低いものは選択されてオンとなる。

従って、各スキャンバスラインの選択時に、各スキャン
バスラインに印加する走査電圧の極性を正または負に選
び、その極性で駆動対象となる極性の薄膜トランジスタ
を、最初は全部オンとし、次に、このオンとなった薄膜
トランジスタのうち、閾値の絶対値が最高のもの以外が
オンとなる電圧を印加し、以後これを順次繰り返して、
当該スキャンバスライン選択時に、そのスキャンバスラ
インに接続する薄膜トランジスタのうち、当該極性の駆
動対象素子のすべてを駆動する。この操作を印加電圧の
極性を変えて繰り返す。

なお、一つのラインを駆動するに際し、同一極性の素子
は１フィールド内で駆動を完了する必要があるが、極性
の異なる素子は、連続する２つのフィールドに分けて駆
動してもよく、これを利用すれば、インターレース駆動
を行なうことができる。

同一ライン上の２つの極性の素子を、すべて１フィール
ド内で駆動する場合には、電圧の極性は任意の順に選択
できる。即ち、正または負の電圧を連続して印加しても
よく、正負の電圧を交互に印加してもよく、その順序は
限定されない、ただし、同一極性の電圧間では、前述し
た順に電圧値を選択することを要する。

〔作　用〕

上記構成とすれば、同一バスラインを介して時分割的に
電圧を印加することにより、４個以上の複数画素を駆動
できる。

従って、上記複数個（ｎ個）の画素をｉ行×ｊ列（但し
、１Ｘｊ＝ｎ）に配置すれば、１本のスキャンバスライ
ンでｉ行の画素を駆動でき、また１本のデータバスライ
ンでｊ列の画素を駆動できるので、スキャンバスライン
数は１　／　ｉに、データバスライン数は１／ｊに低減
できる。

更に、上記構成で、隣接する２つの画素電極ラインの一
方にはｎチャネル素子のみを配置し、他方にはｐチャネ
ル素子のみを配置することにより、インターレース駆動
が可能となる。

アクティブマトリクス型液晶表示パネルを上述の構成と
することにより、スキャンバスライン及びデータバスラ
インの数を低減でき、従って、開口率を向上させ、ドラ
イバＩＣの数を減少することができる。

〔実　施　例〕

以下本発明の実施例を、第２図を参照しながら説明する
。

以下本発明を、スキャンバスラインＳＢとデータバスラ
インＤＢとの各交差部に、それぞれ４個の画素を配置し
た実施例により説明する。

同図（ａ）に示す一実施例は、スキャンハスラインＳＢ
とデータバスラインＤＢとの各交差部に、画素電極Ｅ、
〜Ｅ４と、これらを駆動する薄膜トランジスタＴ１〜Ｔ
４が配設した例である。

上記４個の薄膜トランジスタとしては、その電流−電圧
特性が、同図（ｂ）に電圧−電流特性を■及び■で示す
２個のｎチャフル素子と、■及び■で示す２個のｐチャ
ネル素子を用いる。

今、■〜■の電圧特性を有する薄膜トランジスタを、そ
れぞれＴ■〜Ｔ■で示し、その配置場所と駆動方法を順
に説明する。

同図（Ｃ１は上記Ｔ、〜Ｔ４の位置に、それぞれＴ■〜
Ｔ■を配置した例を示す。各パスラインの交差部に配置
された４個の薄膜トランジスタＴ■〜Ｔ■は、同一スキ
ャンバスライン、同一データバスラインにより駆動され
る。その駆動方法を同図（ｄ）により説明する。

当該４個の薄膜トランジスタが接続するスキャンバスラ
インＳＢを走査するに際し、まずｎチャネル素子Ｔ■、
Ｔ■のうち、閾値電圧の高い方の素子Ｔ■の閾値電圧Ｖ
ｔｈｌより高い正の電圧Ｖ。

を印加する。この電圧を印加した時には、ｎチャネル素
子Ｔ■、Ｔ■の双方ともオンとなり、データバスライン
ＤＢから印加された表示データが、画素電極Ｅ＋、Ｅｔ
に書き込まれる。Ｅ２に書き込まれた表示データは、本
来Ｅ１に書き込むデータであって、Ｅ２には不要である
が、次のタイミングで正しいデータが書き込まれ、視覚
的には認識できず、問題にはならない。

次いで、Ｖｔｈｌより低く、ｖｔｈｔより高い正の電圧
■２を印加する。この電圧を印加した時には、Ｔ■は導
通せず、Ｔ■のみがオンとなり、画素電極Ｅ、に正しい
データが書き込まれ、表示される。

この間、２個のｐチャネル素子はオフ状態を保つので、
表示データは一切書き込まれない。

次に、負の電圧を印加してｐチャネル素子Ｔ■とＴ■を
駆動するのであるが、まず閾値電圧の絶対値が大きい方
の素子Ｔ■の閾値電圧Ｖｔｈ：＋よりも絶対値が大きい
負の電圧■、を印加する。これにより、ｐチャネル素子
Ｔ■とＴ■は、双方ともオンとなり、表示データが画素
電極Ｅ３．Ｅ４に書き込まれる。ここで画素電極Ｅ４に
書き込まれた表示データは正しくない。

次いで、絶対値がＴ■の閾値電圧Ｖｔｈ３より小さく、
Ｔ■の閾値電圧Ｖｔｈ４より大きい負の電圧■４を印加
し、Ｔ■をオンにする。この時、Ｔ■はオフとなる。こ
れにより、画素電極Ｅ４に正しい表示データが書き込ま
れる。上記正しくない表示データが表示されるのは、こ
れまた−瞬のことであって、視覚的には全く認識されな
い。

この負の電圧を印加した時には、２個のｎチャネル素子
Ｔ■、Ｔ■はオフ状態を保ち、表示内容に変化はない。

以上の動作を順次各スキャンバスラインで行なうことに
より、パネル全画面にデータ電圧を書き込むことができ
る。

４個の薄膜トランジスタＴ■〜Ｔ■は、第２図（ｅ）あ
るいは（ｇｌに示すように配置してもよい。

（ｅ）はＴ＋　〜Ｔａの位置に、Ｔ■、Ｔ■、Ｔ■。

Ｔ■を配置した例である。これの駆動には、当該４個の
薄膜トランジスタが接続するスキャンバスラインＳＢに
印加する走査電圧を、同図（ｆ）に示すように、Ｖ　＋
、　Ｖ　３．　Ｖ　ｚ、　Ｖ　４と変化することにより
行なうことができる。

この配置例は、ｎチャネル素子とｐチャネル素子の閾値
電圧の絶対値の大きいもの同士、小さいもの同士を同一
行に配置した例であって、閾値電圧の絶対値の高いもの
を並べた行を先に駆動し、その直後に閾値電圧の絶対値
の小さいものを配置した行を駆動する。

また、同図（ｇｌは先に説明した（Ｃ）のｎチャネル素
子とｐチャネル素子を反対にした例である。この場合に
は、同図（ｈｌに示すように、まず負の電圧を印加して
ｐチャネル素子Ｔ■とＴ■を駆動し、次いで正の電圧を
印加して、ｎチャネル素子Ｔ■。

Ｔ■の順に走査する。

なお、上記一実施例では、走査は上から下に向かって行
なうものとして説明した。

以上述べた３つは、いずれもノン・インターレース走査
を行なう例であり、次に第３図（ａ）〜（ｄ）により、
インターレース走査を行なう例を説明する。

この場合には、ｎチャネル素子同士、ｐチャネル素子同
士を、同一行に配置することが必要である。

同図（ａｌは、ｐチャネル素子Ｔ■とＴ■を前位の行に
、ｎチャネル素子Ｔ■とＴ■を後位の行に配置した例で
ある。

これを駆動するには、同図（ｂｌに示すように、前位の
画素行を駆動するため、まず、当該スキャンバスライン
を走査する際に、負の電圧Ｖ、、Ｖ、を時分割的に印加
する。これにより、ｐチャネル素子Ｔ■、Ｔ■を介して
、画素電極Ｅ３．Ｅ４に表示データを書込む。

次いで、次のフィールドで今度は正の電圧ｖ１゜ｖ８を
時分割的に印加し、ｎチャネル素子Ｔ■。

Ｔ■を介して、画素電極Ｅ＋、Ｅｔに表示データを書き
込む。

このように、ｌフレームを２つのフィールドに分割し、
一方のフィールドでｐチャネル素子を、他方のフィール
ドでｎチャネル素子を駆動することにより、インターレ
ース走査が可能となる。

インターレース走査を行なうには、同図（Ｃ）に示すよ
うに、上記（ａｌとはｎチャネル素子とｐチャネル素子
を反対に配置してもよい、この場合には、走査に際して
印加する電圧を、Ｔｄ）に示す如く、前位のフィールド
で正の電圧を印加し、後位のフィールドで負の電圧を印
加する。

以上述べた如く本発明では、同一チャネル素子を閾値の
絶対値の大きい方から順次駆動する、そのためには、印
加する電圧を、その印加前にオンとなっている素子のう
ち、閾値電圧の最大のもののみがオフとなり、他はオン
となる電圧に選ぶ。

そして、各パスラインの交差部に接続する薄膜トランジ
スタのすべてが、ｌフレーム内に各１回選択されればよ
く、２つのチャネルの駆動順序は特に限定する必要はな
い。

但し、インターレース駆動の場合には、１つのフレーム
を構成する２つのフィールドの一方で一方のチャネルの
素子を駆動し、他方で今一つのチャネルの素子を駆動す
る。この場合には、２つのチャネルの素子を、それぞれ
別個の画素行に配置することが必要である。

上記いずれの構成としても、スキャンバスラインＳＢお
よびデー、タバスラインＤＢの双方ともに配設数を低減
することができ、開口率が向上するばかりでなく、ドラ
イバＩＣの数もそれに応じて低減する。

【図面の簡単な説明】

第１図は本発明の構成説明図、 第２図は本発明一実施例説明図、 第３図は本発明の詳細な説明図、 第４図は従来の問題点説明図である。 図において、Ｔ、　’ｒ＋〜Ｔ４は薄膜トランジスタ、
ＳＢはスキャンバスライン、ＤＢはデータバスライン、
Ｅ、Ｅ＋　”’Ｅ４は画素電極、■〜■は電流−電圧特
性の区分、Ｔ■〜Ｔ■は■〜■の特性を持つ薄膜トラン
ジスタ、■１〜ｖ４は印加電圧、Ｖ　ｔｈ、　Ｖ　ｔｈ
＋　〜Ｖ　ｔｈ＊は閾値電圧を示す。 〔発明の効果〕 以上説明した如く本発明によれば、アクティブマトリク
ス型液晶表示パネルの開口率が向上し、ドライバＩＣの
数を減らすことができる。また、インターレース駆動も
容易である。 本硲ＥＪＲの旗ス゛賎胡国 第】図 （ｅＪ （ｌ） 不発５ｆ４−支施例註り８図 第　２　図　　（１２ン 不発ａｆｔ　−ｒ鉋ｏｉ　！ｌ　ａｓ　ｗ第２図（号の
ｔ） 本発９ｄ化／ｌ史施例訝りＵａ 第３図

Claims (4)

【特許請求の範囲】
1. （１）互いに直交配置されたスキャンバスライン（ＳＢ
   ）とデータバスライン（ＤＢ）との各交差部に、互いに
   閾値電圧（Ｖｔｈ）の異なる複数のｎチャネル薄膜トラ
   ンジスタと、互いに閾値電圧の異なる複数のｐチャネル
   薄膜トランジスタ、及び、各薄膜トランジスタのそれぞ
   れにより駆動される複数の画素電極（Ｅ）とを設けたこ
   とを特徴とするアクティブマトリクス型液晶表示装置。
2. （２）同一スキャンバスライン（ＳＢ）に接続する画素
   電極（Ｅ）を、ｎチャネル薄膜トランジスタにより駆動
   される画素電極と、ｐチャネル薄膜トランジスタにより
   駆動される画素電極とからなる２つの群に区分し、該２
   つの群に属する画素電極を、それぞれ前記スキャンバス
   ラインに沿ってライン状に配列したことを特徴とする請
   求項１記載のアクティブマトリクス型液晶表示装置。
3. （３）前記各スキャンバスライン（ＳＢ）を走査するに
   際し、各スキャンバスラインに印加する電圧を、各スキ
   ャンバスラインに接続するｎチャネルおよびｐチャネル
   の薄膜トランジスタのそれぞれに関して、全トランジス
   タを導通可能な電圧とした後、導通しているトランジス
   タのうち閾値電圧が最も高いトランジスタが非導通とな
   る如く時分割的に変化させることを特徴とする請求項１
   記載のアクティブマトリクス型液晶表示装置の駆動方法
   。
4. （４）前記スキャンバスライン（ＳＢ）に時分割的に印
   加する電圧を、連続する２フィールドの一方において正
   の電圧、他方において負の電圧として、インターレース
   駆動を行なうことを特徴とする請求項２記載のアクティ
   ブマトリクス型液晶表示装置の駆動方法。