JPH08504040A - Flcdのグレースケールアドレス付け方法 - Google Patents

Flcdのグレースケールアドレス付け方法

Info

Publication number
JPH08504040A
JPH08504040A JP6507934A JP50793494A JPH08504040A JP H08504040 A JPH08504040 A JP H08504040A JP 6507934 A JP6507934 A JP 6507934A JP 50793494 A JP50793494 A JP 50793494A JP H08504040 A JPH08504040 A JP H08504040A
Authority
JP
Japan
Prior art keywords
pixel
pulse
voltage level
addressing
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6507934A
Other languages
English (en)
Inventor
マグリッジ,ロビン
Original Assignee
セントラル リサーチ ラボラトリーズ リミティド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セントラル リサーチ ラボラトリーズ リミティド filed Critical セントラル リサーチ ラボラトリーズ リミティド
Publication of JPH08504040A publication Critical patent/JPH08504040A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G09G3/3637—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals with intermediate tones displayed by domain size control
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/207—Display of intermediate tones by domain size control

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 FLCDのアドレス付け方法は画素を部分的に切り換えることにより1以上のグレーレベルを発生する。このことは、データ信号(18)が単に2つの電圧レベルを要求するように、全画素を切り換える電圧レベルと画素の何れの部分も切り換えない電圧レベルとの間で変化する波形(24)を入力することにより達成される。

Description

【発明の詳細な説明】 FLCDのグレースケールアドレス付け方法 本発明は強誘電液晶表示器またはFLCDのアドレス付け方法に関し、特に、 グレーレベルを発生するためのマトリクス形式液晶セルのアドレス付け方法に関 する。 マトリクス形式液晶セルは対向する基板上に取り付けられる行列の電極の交差 点により定義される画素のマトリクスを有する。このようなセルのアドレス付け 方法の一つは、暗い(光の伝搬のない)状態かまたは明るい伝搬状態かに個々の 画素を選択的に切り換えるよう選択された波形を有する信号を前記行列電極の両 方に入力するように構成される。 ラインブランキング(線抹消)方法として公知な方法において、列電極へ入力 される電極、またはデータ信号は、「オン」または「変更なし」の何れかの2つ の形式をとる。これらの信号は「選択」、「非選択」または「ブランク(抹消) 」と命名づけられた列電極に入力される信号と同期づけられる。何れの時も、単 に1つの列電極のみが、その電極に入力される「選択」信号を有し、少なくとも 1つの他の列電極がその電極に入力される「ブランキング(抹消する)」信号を 有する。残りの列電極は全てそれらの電極に入力される「非選択」信号を有する 。 アドレス付けのシステムは次のように動作する。データ信号は選択信号が入力 される列電極に対応する画素列における所望のパター ンを発生させるように列電極に入力される。この装置はブランキング信号の対応 電極へ入力することによりこの列が予めブランキングされるように行われる。こ れは、何れかの特定の画素に対する「オン」または「変更なし」のデータ信号で その列が結合されるか否かに関わらず、その列を特定状態、通常暗い(または「 オフ」)状態に設定する効果を有する。 このようなシステムにおいて、DC補償や負荷バランスを維持することが望ま れる。このことは正味のDC成分をもたない「オン」と「変更なし」のデータ信 号の両方を必要とし、かつ好ましくは正味のDC成分をもたないブランキング( 抹消)、選択、非選択の信号を全て合わせたものを必要とする。 グレーレベルを発生する公知の方法は、空間的ディザ(振動)、時間的ディザ (振動)および閾値変更技術を含む。空間的振動は、個々に切り換えることので きる分離領域への各画素の副分割部を含む。これは電極パターン化による表示や 要求される内部接続の複雑性を増大するという不利益を有する。感知されたグレ ーを発生させるため1つの画素が絵毎に異なるデータで数回アドレス付けされる 時間的振動は、表示の最大寸法を制限する高速電子技術を必要とするという不利 益を有する。閾値の変更は、特定のアドレス付け信号がグレー効果を与える領域 の幾つかにのみ切り換えることができるように、異なる切り換え閾値を有する複 数領域への各画素の分割部を含む。この技術は、その操作が2つを越えるデータ 電圧レベルを必要とするという事実からして複雑である。 本発明はこれらの不利益の軽減を試みるものである。 本発明によれば、強誘電材質層の片側面上における第一組の電極構成要素と第 一組の構成要素に横断し強誘電材質層の他の反対側面上における第二組の電極の 構成要素との間のオーバーラップ(重ね合わさった)領域により定義される画素 のマトリクスのアドレス付け方法が提供される。このアドレス付け方法において 、選択され負荷バランスされた双極データ波形を第二電極組の各構成要素に同時 に入力することにより画素のアドレス付けに影響を及ぼすように単一極ブランキ ング信号が第一組電極の構成要素に1つづつ入力される前に、単一極ブランキン グ信号がブランキングの影響を及ぼすように第一組電極の構成要素に入力される 。 このアドレス付け方法は、データ波形の各々が、2つの電圧レべルの1つを有 するパルスを含み、実質的に全画素を切り換えさせる第一電圧レベルのパルス、 実質的に画素の何れの部分をも切り換えさせない第二電圧レベルのパルス、また は少なくとも1つが第一電圧レベルであり、少なくとも1つが第二電圧レベルで あり、画素を部分的に切り換えさせる複数のパルス、の何れかのパルスを含む1 つの波形を発生するための選択信号と結合されるように設けられることを特徴と する。 この方法は、2つを越えるデータ電圧レベルを要求することなく単一アドレス 付け操作において1以上のグレーレベルを許可する。 画素が単一材質の装置において、画素を部分的に切り換えることは、部分的切 り換えにより影響され得る。これにより、画素内の材料の所定領域が切り換えら れ、一方、その他の領域は切り換えられない。クロストーク(非選択信号と結合 されたデータ波形)は負荷バランスされ、すなわち各データ波形は正と負の部分 を等しく有し、 それゆえ全体としてDC成分をもたないので、1フレーム時間を通しての1画素 の安定な部分的切り換えが達成される。このように、クロストーク(混線)はグ レーレベルがフレーム時間中を通して一定に保たれるように部分的に切り換えら れた画素に安定させる効果を有する。 他に、画素の各々が異なる切り換え閾値をもつ複数の領域を有する装置におい て、画素を部分的に切り換えることは単に数個の領域を切り換えることにより影 響づけられる。 この方法で達成できるグレーレベルの数は、時間スロットとして知られる各信 号に対する電圧レベルにおける起こり得る変化の数に依存する。選択パルスが2 つの時間スロット間続く4つのスロットシステムにおいて、第一電圧レベルの1 つのパルスと第二電圧レべルの1つのパルスとを含む1つのグレーレベル切り換 え波形を達成できる。選択パルスが3つの時間スロットをカバーする6つのスロ ットシステムにおいて、2つのグレーレベルを達成できる。すなわち1つのグレ ーレベルの波形は第一電圧レベルの1つのパルスと第二電圧レベルの2つのパル スとを有し、他のグレーレベルの波形は第一レベルの2つのパルスと第二レベル の1つのパルスとを有する。 図面の説明 本発明をより容易に理解できるように、例として添付図面を以下に参照する。 図1はマトリクス形式水晶セルの平面図であり、 図2は本発明の図1に示す数組の電極に入力される信号とその出力波形とを示 す図であり、 図3は図2の信号と出力波形に対応する他の信号と出力波形を示す図であり、 図4は各画素用の電圧に対する入力パルスのパルス幅を示す図であり、 図5は部分的に切り換えられた状態における画素を伴う液晶セルの部分を示す 図であり、 図6は本発明による方法によりアドレス付けされた画素における時間に対する 光の伝搬のオシロスコープ上の軌跡を示す図である。 本発明の実施態様 図1を参照すると、マトリクス形式水晶セルは2で全体的に示され、液晶材料 (図示せず)をその間に配置して重ねられた直行する行4と列6の電極アレーを 備える。各行電極4が列電極6を重ねる所に1つの画素、例えば3が定義される 。 ここで図2をさらに参照すると、行電極4に入力され得る信号は「選択」8、 「非選択」10および「ブランク」12の信号である。 行電極信号8、10、12に同期して選択的に列電極6に加えられるデータ信号 は、「変更なし」14、「オン」16および「グレー」18である。 表示アドレス方法は次の通りである。表示器は、ライン・ラインに基づいて、 すなわち一度に1列アドレス付けされる。各列はアドレス付け前に迅速に「ブラ ンクされ」ねばならず、それゆえ如何なる所定時においてもブランキング信号1 2が少なくとも1つの列に入力され、その選択信号が予めブランクされた他の列 に入力され、かつ他の全ての列は非選択信号10を受信する。 同時に、データ信号14、16、18の1つがアドレス付けられた列における 各画素の要求状態により各列電極6に入力される。非選択信号10が入力されな い行に対し、大きさVd'の各パルスをもつデータ信号14、16または18は、 画素の状態が変更されないように波形26、28または30を与えるため非選択 信号を結合する。大きさVd'のブランク信号12を受信する行に対し、データ信 号14、16または18は、各場合、画素を全て暗い状態に切り換える波形32 、34または36を与えるためVdと結合する。アドレス付けられた行に対し、 データ信号14、16または18の1つは、関連画素を切り換えるか(22)、 変更なしのままに残すか(20)、またはグレー状態に切り換えるか(24)の 何れかに、大きさVsの選択信号と結合するように選択される。 強誘電液晶材質は、図4に示すスイッチイング特性を有する。この例において 、動作の逆モードが使用される。このようなモードにおいて、Vsはスイッチイ ング閾値曲線の上昇部分にあり、画素は低位の電圧Vs−Vdで切り換えられるが 、高位の電圧Vs+Vdでは切り換えられない。 画素のグレー状態を達成するため、印加電圧は24で示すようにVs+VdとVs −Vdとの間で変化する。このことは部分的切り換えとして公知の方法で画素を 部分的に切り換えさせる。図6を参照すると、部分的に切り換えられた画素は切 り換えられた領域38とグレーレベルの印象を与える切り換えられない他の領域 40とを含む。 非選択条件において画素により見られるデータ信号26、28、30に起因す るクロストークが負荷バランスされ、安定の状態として動作するので、画素はフ レーム時間中を通してこの状態を維持する。 図6を参照すると、光伝搬42、44、46の3つのレベルの各々へのアドレ ス付けを見ることができる。1つのフレーム時間(48で示される)の最初にお いて、ブランキング波形32、34または36が50において画素が暗い状態4 2に切り換わるように入力される。波形20による画素のアドレス付けが52に おいて示され、画素の状態を変更なしのままとするか、または暗い状態42に残 すかを決定する。 次のフレームに対し、ブランキングパルスが54において入力され、グレーア ドレス付け波形24が56において入力される。グレー状態が光伝搬のレベルに おいて先の暗い状態42または60において示される波形22により開始される 明るい状態46の何れかと比して僅かに均一性が低いことが判るけれども、次の ブランキングパルスが58において入力されるまで画素がグレー状態44で安定 することが判る。 図2の例は各々の出力波形が4つの時間スロットからなるので4つのスロット アドレス付けシステムとして知られている。時間スロットの数が6に増加すると き、図3に示されるように、2つの異なるグレーレベルが達成できる。 グレーを発生する2つのデータ信号は、62と64において示さ れる。これらは、2つのアドレス付け波形68、70を与えるため選択信号66 と結合する。第一波形68は、非切り換え電圧Vs+Vdにおける2つのパルス7 2と、切り換え電圧Vs−Vdにおける1つのパルス74とを含む。他の波形70 は、より多くの画素が切り換わるので、電圧レベルVs−Vd'の2つのパルス7 6とより明るいグレーレベルを与えるための1つの電圧レベルVs+Vd'とを含 む。 以上、本発明の種々の実施例を説明してきたが、発明の範囲を逸脱することな く修正されることが理解されよう。例えば、より多くの時間スロットが起こり得 るより多数のグレーレベルを与えるように使用することができる。 アドレス付けシステムはまた、各々が種々のスイッチング特性を有する複数の 領域をもつ画素と共に使用できる。 例えば、4つのスロットシステムにおいて、画素は異なるスイッチング閾値を 有する2つの領域を含むことができる。「オン」波形22において含まれる電圧 レベルVs−Vdのパルスは、両方を明るい状態に切り換える画素の領域の両方に 対するスイッチング特性曲線内に在り、一方、「変更なし」波形20のパルスVs +Vdは、両方の領域に対する曲線の外側に在り、両方を暗い状態に残す。グレ ー波形24は、他が暗いままに残されるとき、1つの領域を明るい状態に切り換 える。6つのスロットシステムにおいて、画素は3つの領域を有し、それゆえ2 つのグレーレベル、等を発生できる。
【手続補正書】特許法第184条の8 【提出日】1994年9月8日 【補正内容】 明細書 FLCDのグレースケールアドレス付け方法 本発明は強誘電液晶表示器またはFLCDのアドレス付け方法に関し、特に、 グレーレベルを発生するためのマトリクス形式液晶セルのアドレス付け方法に関 する。 マトリクス形式液晶セルは対向する基板上に取り付けられる行列の電極の交差 点により定義される画素のマトリクスを有する。このようなセルのアドレス付け 方法の一つは、英国特許GB−A−2146473に開示された請求の範囲1の 前提部分に示される特徴を含む。 書く前に所謂ブランクを用いる公知な方法において、列電極への入力信号、ま たはデータ信号は、「オン」か「変更なし」かの2つの状態をとる。これらの信 号と同期づけられるのは列電極に入力されれる信号であり、すなわち「選択」ま たは「非選択」である。さらに、「ブランク」信号が周期的に行電極に入力され る。何れの時でも、単に1つの行電極がその電極に入力される「選択」信号を有 し、残りの全ての行電極はそれらの電極に入力される「非選択」信号を有する。 アドレス付けのシステムは次のように動作する。選択信号が入力される列電極 に対応する画素列における所望のパターンを発生させるためにデータ信号が列電 極に入力される。この装置はブランキング(抹消する)信号の対応電極に入力す ることによりこの列が予め ブランキング(抹消)されるように行われる。これはその列を特定状態、通常暗 い(または「オフ」)状態に設定する効果を有する。 アドレス付け方法はまた、EP−A−0337780、EP−A−03706 49およびEP−A−0394903に開示されている。 このようなシステムにおいて、DC補償や負荷バランスを維持することが望ま れる。このことは正味のDC成分をもたない「オン」と「変更なし」データ信号 の両方を必要とし、かつ好ましくは正味のDC成分をもたないブランキング(抹 消)、選択、非選択の信号を全て合わせたものを必要とする。 グレーレベルを発生する公知の方法は、空間的振動、時間的振動および閾値変 更技術を含む。空間的振動は、個々に切り換えることのできる分離領域への各画 素の副分割部を含む。これは電極パターン化による表示や要求される内部接続の 複雑性を増大するという不利益を有する。感知されたグレーを発生させるため1 つの画素が絵毎に異なるデータで数回アドレス付けされる時間的振動は、表示の 最大寸法を制限する高速電子技術を必要とするという不利益を有する。閾値の変 更は、特定のアドレス付け信号がグレー効果を与える領域の幾つかにのみ切り換 えることができるように、異なる切り換え閾値を有する複数領域への各画素の分 割部を含む。この技術は、その操作が2つを越えるデータ電圧レベルを必要とす るという事実からして複雑である。 本発明はこれらの不利益の軽減を試みるものである。 本発明による画素のマトリクスのアドレス付け方法は、強誘電材質層の片側面 上における第一組の電極の構成要素と該第一組の構成要素に横断し該強誘電材質 層の反対側面上における第二組の電極の構成要素との間の重ね合わさった領域に より定義づけられる画素のマトリクスのアドレス付け方法であって、 前記第二組の電極の各構成要素に1つの選択され負荷バランスされる各々がそ れぞれ2つの電圧レベルを有する双極のデータ波形を同時に入力することにより 、前記対応する画素のアドレス付けに影響を及ぼすように単一極選択信号が単一 ブランキング信号に1つづつ入力される前に、単一ブランキング信号がブランキ ングに影響を及ぼすように前記第一組の電極の構成要素に入力されるアドレス付 け方法において、 選択信号と結合されるときに、実質的に該画素の全てを切り換えさせる第一種 類、実質的に該画素の全てを切り換えないままに残す第二種類、および該画素を 部分的に切り換えさせる第三種類の各出力波形を発生するそれぞれ第一、第二お よび第三の形式の少なくとも1つのデータ波形から前記データ波形が選択され、 該第一種類の出力波形は、第一電圧レベルと所定パルス幅を有し、実質的に該 全画素を切り換えさせるパルスを有し、 該第二種類の出力波形は、実質的に該画素の如何なる部分をも切り換え不能な パルスを有し、 該第三種類の出力波形は、少なくとも1つのパルスが該第一電圧レベルであり 、少なくとも1つのパルスが該第二電圧レベルであり、該第一電圧レベルの各パ ルスと該パルス幅が前記所定パルス幅より短かく、該画素を部分的に切り換えさ せる複数のパルスを有することを特徴とする。 この方法は、2つを越えるデータ電圧レベルを必要とすることなく単一アドレ ス付け操作において1以上のグレーレベルを許可する。 画素が単一材質の装置において、画素を部分的に切り換えることは、部分的切 り換えにより影響され得る。これにより、画素内の材料の所定領域が切り換えら れ、一方、その他の領域は切り換えられない。クロストーク(非選択信号と結合 されたデータ波形)は負荷バランスされ、すなわち各データ波形は正と負の部分 を等しく有し、それゆえ全体としてDC成分をもたないので、1フレーム時間を 通しての1画素の安定な部分的切り換えが達成される。このように、クロストー ク(混線)はグレーレベルがフレーム時間中を通して一定に保たれるように部分 的に切り換えられる画素を安定させる効果を有する。 他に、画素の各々が異なる切り換え閾値をもつ複数の領域を有する装置におい て、画素を部分的に切り換えることは単に数個の領域を切り換えることにより影 響づけられる。 この方法で達成できるグレーレベルの数は、時間スロットとして知られる各信 号に対する電圧レベルにおける起こり得る変化の数に依存する。選択パルスが2 つの時間スロット間続く4つのスロットシステムにおいて、第一電圧レベルの1 つのパルスと第二電圧レべルの1つのパルスとを含む1つのグレーレベル切り換 え波形が達成できる。選択パルスが3つの時間スロットをカバーする6つのスロ ットシステムにおいて、2つのグレーレベルが達成できる。すなわち1つのグレ ーレベルの波形は第一電圧レベルの1つのパルスと第 二電圧レベルの2つのパルスとを有し、他のグレーレベルの波形は第一レベルの 2つのパルスと第二レベルの1つのパルスとを有する。 請求の範囲 1. 強誘電材質層の片側面上における第一組の電極(4)の構成要素と該第 一組の構成要素に横断し該強誘電材質層の反対側面上における第二組の電極(6 )の構成要素との間の重ね合わさった領域により定義づけられる画素(3)のマ トリクス(2)のアドレス付け方法であって、 前記第二組の電極(6)の各構成要素に1つの選択され負荷バランスされ、各 々がそれぞれ2つの電圧レベル(+Vd、−Vd)を有する双極のデータ波形( 14、16、18)を同時に入力することにより、前記対応する画素(3)のア ドレス付けに影響を及ぼすよう単一極選択信号(8)が単一ブランキング信号( 12)に1つづつ入力される前に、単一ブランキング信号(12)が、ブランキ ングに影響を及ぼすように前記第一組の電極(4)の構成要素に入力されるアド レス付け方法において、 選択信号(8)と結合されるときに、実質的に該画素(3)の全てを切り換え させる第一種類(22)、実質的に該画素(3)の全てを切り換えないままに残 す第二種類(20)、および該画素(3)を部分的に切り換えさせる第三種類( 24)の各出力波形を発生するそれぞれ第一(16)、第二(14)および第三 (18)の形式の少なくとも1つのデータ波形から前記データ波形が選択され、 該第一種類(22)の出力波形は、第一電圧レベルと所定パルス幅(2T)を 有し、実質的に該全画素(3)を切り換えさせるパルスを有し、 該第二種類(20)の出力波形は、実質的に該画素の如何なる部分をも切り換 え不能な第二電圧レベルを有するパルスを有し、 該第三種類(24)の出力波形は、少なくとも1つのパルスが該 第一電圧レベルであり、少なくとも1つのパルスが該第二電圧レべルであり、該 第一電圧レベルの各パルスと該パルス幅が前記所定パルス幅より短かく、該画素 (3)を部分的に切り換えさせる複数のパルスを有する ことを特徴とする画素のマトリクスのアドレス付け方法。 2. 前記強誘電材質が、液晶材質である請求の範囲1に記載の方法。 3. 前記第二組の電極構成要素が、前記第一組の電極構成要素に直行する請 求の範囲1または2に記載の方法。

Claims (1)

  1. 【特許請求の範囲】 1. 強誘電材質層の片側面上における第一組の電極構成要素と該第一組の構 成要素に横断し強誘電材質層の他の反対側面上における第二組の電極構成要素と の間に重ね合わさった領域により定義される画素のマトリクスのアドレス付け方 法であって、 該第二組の電極構成要素の各々に選択され負荷バランスされた双極データ波形 を同時に入力することにより前記対応する画素のアドレス付けに影響を及ぼすよ うに1つづつ該第一組の電極構成要素に、単一極選択信号が入力される前に、ブ ランキングに影響を及ぼすよう該第一組の電極構成要素に単一極ブランキング信 号が入力されるアドレス付け方法において、 該データ波形の各々が、2つの電圧レベルの内1つを有するパルスを含み、実 質的に全画素を切り換えさせる第一電圧レベルのパルス、実質的に画素の何れの 部分も切り換えさせない第二電圧レベルのパルス、または少なくとも1つの該第 一電圧レベルと画素を部分的に切り換えさせる少なくとも1つの該第二電圧レベ ルを含む複数のパルス、の何れかを含む波形を発生するための選択信号と結合す るように設けられる ことを特徴とするアドレス付け方法。 2. 前記強誘電材質が、液晶材質である請求の範囲1に記載の方法。 3. 前記第二組の電極構成要素が、前記第一組の電極構成要素に直行する請 求の範囲1または2に記載の方法。
JP6507934A 1992-09-23 1993-09-20 Flcdのグレースケールアドレス付け方法 Pending JPH08504040A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9220132.6 1992-09-23
GB9220132A GB2271011A (en) 1992-09-23 1992-09-23 Greyscale addressing of ferroelectric liquid crystal displays.
PCT/GB1993/001973 WO1994007235A1 (en) 1992-09-23 1993-09-20 GREYSCALE ADDRESSING OF FLCDs

Publications (1)

Publication Number Publication Date
JPH08504040A true JPH08504040A (ja) 1996-04-30

Family

ID=10722394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6507934A Pending JPH08504040A (ja) 1992-09-23 1993-09-20 Flcdのグレースケールアドレス付け方法

Country Status (7)

Country Link
US (1) US5793347A (ja)
EP (1) EP0662234B1 (ja)
JP (1) JPH08504040A (ja)
CA (1) CA2144162A1 (ja)
DE (1) DE69305179T2 (ja)
GB (1) GB2271011A (ja)
WO (1) WO1994007235A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9526270D0 (en) * 1995-12-21 1996-02-21 Secr Defence Multiplex addressing of ferroelectric liquid crystal displays
US5795456A (en) * 1996-02-13 1998-08-18 Engelhard Corporation Multi-layer non-identical catalyst on metal substrate by electrophoretic deposition
GB2317735A (en) * 1996-09-30 1998-04-01 Sharp Kk Addressing a ferroelectric liquid crystal display
JPH10268265A (ja) * 1997-03-25 1998-10-09 Sharp Corp 液晶表示装置
US6819310B2 (en) 2000-04-27 2004-11-16 Manning Ventures, Inc. Active matrix addressed bistable reflective cholesteric displays
US6850217B2 (en) 2000-04-27 2005-02-01 Manning Ventures, Inc. Operating method for active matrix addressed bistable reflective cholesteric displays
US6816138B2 (en) 2000-04-27 2004-11-09 Manning Ventures, Inc. Graphic controller for active matrix addressed bistable reflective cholesteric displays
CN112466259B (zh) * 2020-12-24 2021-11-23 深圳市鼎阳科技股份有限公司 一种示波器的灰度补偿方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5937643A (ja) * 1982-08-26 1984-03-01 Toshiba Corp メタルハライドランプ
JPS6058102B2 (ja) * 1977-05-23 1985-12-18 エルンスト・ミユ−ラ−・アクチエン・ゲゼルシヤフト 張力帯鋼および該張力帯鋼を用いる容器の密閉方法
JPH01101961A (ja) * 1987-10-15 1989-04-19 Olympus Optical Co Ltd 経内視鏡分光診断装置
JPH0296109A (ja) * 1988-10-03 1990-04-06 Olympus Optical Co Ltd 内視鏡

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5416894B2 (ja) * 1974-03-01 1979-06-26
GB2178582B (en) * 1985-07-16 1990-01-24 Canon Kk Liquid crystal apparatus
SE8504760D0 (sv) * 1985-10-14 1985-10-14 Sven Torbjorn Lagerwall Electronic addressing of ferroelectric liquid crystal devices
NL8601804A (nl) * 1986-07-10 1988-02-01 Philips Nv Werkwijze voor het besturen van een weergeefinrichting en een weergeefinrichting geschikt voor een dergelijke werkwijze.
GB8720856D0 (en) * 1987-09-04 1987-10-14 Emi Plc Thorn Matrix addressing
GB8726996D0 (en) * 1987-11-18 1987-12-23 Secr Defence Multiplex addressing of ferro-electric liquid crystal displays
GB8808812D0 (en) * 1988-04-14 1988-05-18 Emi Plc Thorn Display device
GB2225473B (en) * 1988-11-23 1993-01-13 Stc Plc Addressing scheme for multiplexded ferroelectric liquid crystal
EP0373786B1 (en) * 1988-12-14 1995-02-22 THORN EMI plc Display device
JP2652886B2 (ja) * 1989-04-24 1997-09-10 キヤノン株式会社 液晶装置の駆動方法
US5267065A (en) * 1989-04-24 1993-11-30 Canon Kabushiki Kaisha Liquid crystal apparatus
US5227900A (en) * 1990-03-20 1993-07-13 Canon Kabushiki Kaisha Method of driving ferroelectric liquid crystal element
US5424753A (en) * 1990-12-31 1995-06-13 Casio Computer Co., Ltd. Method of driving liquid-crystal display elements
US5521727A (en) * 1992-12-24 1996-05-28 Canon Kabushiki Kaisha Method and apparatus for driving liquid crystal device whereby a single period of data signal is divided into plural pulses of varying pulse width and polarity
EP0632425A1 (en) * 1993-06-29 1995-01-04 Central Research Laboratories Limited Addressing a matrix of bistable pixels

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6058102B2 (ja) * 1977-05-23 1985-12-18 エルンスト・ミユ−ラ−・アクチエン・ゲゼルシヤフト 張力帯鋼および該張力帯鋼を用いる容器の密閉方法
JPS5937643A (ja) * 1982-08-26 1984-03-01 Toshiba Corp メタルハライドランプ
JPH01101961A (ja) * 1987-10-15 1989-04-19 Olympus Optical Co Ltd 経内視鏡分光診断装置
JPH0296109A (ja) * 1988-10-03 1990-04-06 Olympus Optical Co Ltd 内視鏡

Also Published As

Publication number Publication date
DE69305179T2 (de) 1997-04-24
DE69305179D1 (de) 1996-11-07
US5793347A (en) 1998-08-11
GB2271011A (en) 1994-03-30
GB9220132D0 (en) 1992-11-04
CA2144162A1 (en) 1994-03-31
WO1994007235A1 (en) 1994-03-31
EP0662234A1 (en) 1995-07-12
EP0662234B1 (en) 1996-10-02

Similar Documents

Publication Publication Date Title
KR100246150B1 (ko) 액정 디스플레이 장치 및 그 구동 방법
US4945352A (en) Active matrix display device of the nonlinear two-terminal type
EP0678849A1 (en) Active matrix display device with precharging circuit and its driving method
JPH08509818A (ja) 液晶表示装置における漏話補償方法及び装置
JPH0682264B2 (ja) 表示装置
KR20060017537A (ko) 전기 영동 디스플레이 유닛
US5774103A (en) Method for driving a liquid crystal display
JPH07199863A (ja) 液晶表示パネルの駆動装置
JPH07311564A (ja) 液晶表示パネルの階調駆動装置
US5793347A (en) Greyscale of ferroelectric LCD via partial pixel switching and various bipolar data waveforms
JPH10325946A (ja) 光変調装置
US6980193B2 (en) Gray scale driving method of liquid crystal display panel
JP4166936B2 (ja) 液晶表示パネルの駆動方法
US20030085861A1 (en) Gray scale driving method of liquid crystal display panel
KR960016342B1 (ko) 디스플레이 모듈 구동 회로
JP3896874B2 (ja) 電気光学素子の駆動方法
JP3181771B2 (ja) 液晶パネルの駆動方法
US6850251B1 (en) Control circuit and control method for display device
JPH0833714B2 (ja) 表示制御装置
JP2000112426A (ja) 表示装置の動作方法
JP2637515B2 (ja) 液晶装置及び液晶素子の駆動法
KR100343381B1 (ko) 액정 표시 장치
JPH03189626A (ja) アクティブマトリクス型液晶表示装置とその駆動方法
JP3645307B2 (ja) 液晶表示装置
JPH1152917A (ja) 液晶駆動方法