JPH03189746A - システム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシステム制御装置に関し、特に情報処理システ
ム等のスーパーコンピューターの高速演算主記憶装置へ
のリクエスト制御を行うシステム制御装置に関する。

〔従来の技術〕

従来、この種のシステム制御装置は、高速演算処理装置
から高速演算主記憶装置へのブロックデータ転送リクエ
ストと入出力制御装置から高速演算主記憶装置への競合
時、競合する個々のリクエストの優先制御を行い、双方
の各リクエストが連続する場合、交互に双方のリクエス
トが処理されるシステム制御装置であった。

〔発明が解決しようとする課題〕

上述した従来のシステム制御装置に対する今日のシステ
ム制御は、高速演算処理装置のより高速かつ大量のデー
タ処理に伴い、高速演算処理装置から高速演算主記憶装
置への大量のブロックデータ転送及び、入出力制御装置
の高速化及び、ユーザープログラムにより入出力制御装
置から高速演算主記憶装置へのリクエストの頻度の増大
の為、高速演算処理装置から高速演算主記憶装置へのブ
ロックデータ転送リクエストと、入出力制御装置から高
速演算主記憶装置へのデータ転送リクエストとの競合が
頻度に発生し、入出力制御装置の処理時間にシステム制
御装置の入出力制御装置からのリクエスト処理時間が追
いつかなくなるという問題がある。

〔課題を解決するための手段〕

本発明のシステム制御装置は、高速情報処理システムの
高速演算装置と高速演算主記憶装置間のデータ転送リク
エスト処理と、入出力制御装置から高速演算主記憶装置
へのデータ転送のリクエスト処理の制御を行うシステム
制御装置において、入出力制御装置からのｍ個のリクエ
ストを受信及び保持可能な入出力リクエスト受信バッフ
ァを存する入出力リクエスト部と、高速演算処理装置か
な高速演算主記憶装置へのブロックデータ転送リクエス
トと、入出力制御装置から高速演算主記憶装置への入出
力リクエスト受信バッファに保持されているｍ個のリク
エストとの競合時の優先制御において、入出力リクエス
ト受信バッファに保持されているｍ個のリクエストの内
高速演算処理装置から高速演算主記憶装置へのブロック
データ転送リクエストより優先されるｎ個のリクエスト
を決定する変更可能な入出力リクエストカウンタを有し
ている。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示す。第１図において、本
発明の一実施例はｍ個の入出力リクエスト受信バッファ
を有する入出力リクエスト部で構成するシステム制御装
置である。

入出力制御装置１は、システム制御装置４の入出力リク
エスト部１０と、入出力リクエスト制御４０と入出力リ
クエストデータ３ｏとで接続している。高速演算処理装
置２は、システム制御装置４の高速演算リクエスト部１
２と、高速演算リクエスト制御４２と高速演算リクエス
トデータ３２とで接続している。高速演算主記憶装置３
は、システム制御装置４の高速演算主記憶リクエスト部
１３の、高速演算主記憶リクエスト制御４５と高速演算
主記憶リクエストデータ３４とで接続している。

入出力リクエスト部１０は、ｍ個の入出力リクエスト受
信バッファ２０を有し、リクエスト制御部１１と入出力
リクエスト制御４１で接続し、高速演算主記憶リクエス
ト部１３と、入出力リクエストデータ３１とで接続して
いる。

リクエスト制御部１１は、初期状態制御装置５と初期値
制御４６で接続し設定される変更可能な最大カウント数
ｎの入出力リクエストカウンタ２１を有し、高速演算リ
クエスト部１２と高速演算リクエスト制御４３で接続し
又、高速演算主記憶リクエスト部１３と、高速演算主記
憶リクエスト制御４４で接続している。高速演算リクエ
スト部１２と高速演算主記憶リクエスト部１３は、高速
演算リクエストデータ３３にて接続している。

次に動作について説明すると、高速演算処理装置２から
送出される高速演算主記憶装置３へのリクエストは、高
速演算リクエスト制御４２を通じて高速演算リクエスト
部１２へ転送され、さらに高速演算リクエスト制御４３
を通じてリクエスト制御１１へ転送される。リクエスト
制御１１は、高速演算処理装置２から高速演算主記憶装
置３へのリクエストを受信すると、入出力制御装置１か
ら高速演算主記憶装置３へのリクエストとの競合が無い
事を調べ高速演算主記憶リクエスト制御４４を通じて高
速演算主記憶リクエスト部１３へ転送する。

リクエスト制御１１は、リクエストの競合があった場合
、高速演算リクエスト制御４３を通じ高速演算リクエス
ト部１２にリクエストの保持を通知し、入出力制御装置
１から高速演算主記憶装置３へのリクエスト処理が入出
力リクエストカウンタ２１までの入出力リクエスト受信
バッファ内リクエスト数分終了するのを待ちふたたび高
速演算処理装置２から高速演算主記憶装置３へのリクエ
ストを高速演算リクエスト部１２から受は取り、高速演
算主記憶リクエスト部１３へ転送する。

高速演算主記憶リクエスト部１３に転送された高速演算
処理装置２からの高速演算主記憶装置３へのリクエスト
は、高速演算主記憶リクエスト制御４５にて高速演算主
記憶装置３へ転送され、高速演算処理装置２の高速演算
主記憶３とのブロックデータ転送処理が開始される。

ブロックデータ転送において使用される制御信号の経路
は、高速演算主記憶装置３．高速演算主記憶リクエスト
制御４５．高速演算主記憶リクエスト部１３．高速演算
主記憶リクエスト制御４４゜リクエスト制御１１．高速
演算リクエスト制御４３、高速演算リクエスト部１２．
高速演算リクエスト制御４２．高速演算処理装置２であ
り、データ転送経路は、制御信号経路のリクエスト制御
部１１を除く各ブロックとそれを接続している高速演算
主記憶リクエストデータ３４．高速演算リクエストデー
タ３３，３２である。

連続する高速演算処理装置２と高速演算主記憶装置３と
のブロック転送リクエスト処理において、リクエスト制
御部１１にて入出力制御装置１からの高速演算主記憶装
置３へのリクエストを監視しリクエストが発生すると連
続するブロック転送のリクエストの切れ目を見つけ出し
入出力リクエストカウンタ２１までの入出力リクエスト
バッファ２０に保持されているリクエストを優先に処理
する制御を行う。

入出力制御装置１から高速演算主記憶装置３へのリクエ
ストは、入出力リクエスト制御４０を通じ入出力リクエ
スト部工０の入出力リクエスト受信バッファ２０に転送
され、さらに、入出力リクエスト制御４１を通じリクエ
スト制御部１１に転送される。

リクエスト制御部１１に転送された入出力制御装置１か
らの高速演算主記憶装置３へのリクエストは、高速演算
処理装置２から高速演算主記憶装置３へのリクエストと
の競合の有無を調べ競合が無い場合は、高速演算主記憶
リクエスト制御４４を通じ、高速演算主記憶リクエスト
部１３を経由し、高速演算主記憶装置３ヘリクエストを
転送する。

リクエストの競合が有った場合、入出力リクエストカウ
ンタ２１のカウンタ数までの入出力リクエスト受信バッ
ファ２０に保持されているリクエストを優先し処理をす
る。カウンタ数に入出力リクエスト受信バッファ２０に
保持されているリクエスト数が満たない場合はそのリク
エスト数分りクエスト処理を優先しその後高速演算処理
装置２からのリクエストを処理する。高速演算主記憶装
置３へ転送された入出力制御装置１からのリクエストは
、データ転送処理が開始され、使用する経路は、制御信
号については、入出力リクエスト受信バッファ２０と、
入出力リクエストカウンタ２１を除きリクエストが転送
された経路と同様の経路が使用される。

データ転送経路は、制御信号の経路からリクエスト制御
部１１を除いた各ブロックと、高速演算主記憶リクエス
トデータ３４．入出力リクエストデータ３１，３０を使
用する。

リクエスト制御部１１に有する入出力リクエストカウン
タ２１は、可変式であり、初期状態制御装置５より初期
値制御４６を通じ初期値ｎを装置立上げ時設定する。

高速演算処理装置２からのリクエストと競合する入出力
制御装置１からのリクエスト数が入出力リクエストカウ
ンタ２１の設定値に満たない場合は、入出力リクエスト
受信バッファ２０に保持されているリクエスト数を優先
処理し、処理後入出力リクエストカウンタ２１は、初期
値に設定される。

〔発明の効果〕

以上説明したように本発明は、入出力制御装置から高速
演算主記憶装置へのリクエストと高速演算処理装置から
高速演算主記憶装置へのリクエストとの競合時優先処理
する入出力制御装置から高速演算主記憶装置へのリクエ
ストの数をユーザーソフトにより可変にする事により、
高速演算主記憶装置へのリクエストを効率よく制御可能
となり、多種多様なユーザーソフトに対応可能となる効
果がある。

御部、１２・・・高速演算リクエスト部、１３・・・高
速演算主記憶リクエスト部、２０・・・入出力リクエス
ト受信バッファ、２１・・・入出力リクエストカウンタ
。

Claims (1)

【特許請求の範囲】
1. 高速情報処理システムの高速演算処理装置と高速演算主
   記憶装置間のデータ転送リクエスト処理と、入出力制御
   装置から高速演算主記憶装置へのデータ転送のリクエス
   ト処理の制御を行うシステム制御装置において、入出力
   制御装置からのｍ個のリクエストを受信及び保持可能な
   入出力リクエスト受信バッファを有する入出力リクエス
   ト部と、高速演算処理装置から高速演算主記憶装置への
   ブロックデータ転送リクエストと、入出力制御装置から
   高速演算主記憶装置への入出力リクエスト受信バッファ
   に保持されているｍ個のリクエストとの競合時の優先制
   御において、入出力リクエスト受信バッファに保持され
   ているｍ個のリクエストの内高速演算処理装置から高速
   演算主記憶装置へのブロックデータ転送リクエストより
   優先されるｎ個のリクエストを決定する変更可能な入出
   力リクエストカウンタを有し、高速演算処理装置から高
   速演算主記憶装置へのブロックデータ転送リクエストと
   、入出力制御装置から高速演算主記憶装置へのリクエス
   トとの競合時、入出力リクエスト受信バッファに保持さ
   れるｍ個のリクエストの内入出力リクエストカウンタに
   より決定される最大ｎ個のリクエストを必ず優先してリ
   クエスト制御を行うリクエスト制御部を具備する事を特
   徴とするシステム制御装置。